SR触发器工作原理、特征、逻辑功能

到目前为止，我们所看到的电路，即多路复用器、多路分解器、编码器、解码器、奇偶校验发生器和校验器等，都被称为组合逻辑电路。在这些类型的电路中，输出仅取决于输入的当前状态，而不取决于输入或输出的过去状态。

除了小的传播延迟外，当输入发生变化时，组合逻辑电路的输出会立即发生变化。
还有另一类电路，其输出不仅取决于当前输入，还取决于过去的输入/输出。这些类型的电路称为时序逻辑电路。我们怎样才能得到“过去的输入/输出”数据呢？我们必须有某种“记忆”才能存储数据以备后用。可以存储数据并充当“存储”单元的设备或电路称为锁存器或触发器。
注意：术语“锁存器”和“触发器”将作为同义词使用，尽管从技术上讲它们略有不同。简单来说，触发器是时钟控制的锁存器，即只有在有时钟信号（高电平或低电平，取决于设计）时才会改变输出。

什么是触发器？

触发器是一个基本的存储单元，可以存储 1 位数字信息。它是一个双稳态电子电路，即它有两个稳定状态：高电平或低电平。由于触发器是双稳态元件，它的输出保持在任一稳定状态，直到应用外部事件（称为触发器）。

由于它在应用输入后很长时间内保留输出（除非采取措施对其进行更改），因此可以将触发器视为存储设备，它可以存储一个二进制位。

可以使用两个串联的反相器设计一个简单的触发器，并从第二个反相器的输出到第一个反相器的输入进行反馈。以下电路显示了使用反相器的触发器。

设Q1为输入，Q3为输出。最初，假设反馈已断开，并且通过将 Q1接地使 Q 1 变为 0（逻辑 0，低电平，位 0）。Q3也将为 0。现在，如果连接反馈并且输入 Q1与地断开连接，Q3仍将继续为 0。

类似地，如果我们用 1（逻辑 1，高电平，位 1）重复相同的过程而不是接地，则输出 Q3保持为 1。

这是一个具有两个稳定状态的简单触发器，它保持在一个特定的状态，因此是一个记忆，直到有一个外部事件（比如输入的变化，在这种情况下）。
SR触发器概述

上面基于反相器的触发器只是为了了解工作原理，但没有任何实际用途，因为没有提供任何输入。这就是或非门和与非门的用武之地。可以使用如下所示的或非门来实现上述基于反相器的触发器。

现在忽略“R”和“S”值，让我们以更传统的形式重新绘制上述电路，并将 Q2重命名为 Q，将 Q3重命名为Q。

由此可见，触发器有两个输入：R 和 S 以及两个输出：Q 和Q，从图中可以清楚地看出输出是互补的。让我们尝试分析输入的不同可能性及其相应的输出。

这里需要注意的重要一点是，对于或非门，逻辑“1”是主导输入，如果其输入中的任何一个为逻辑“1”（高电平），则输出为逻辑“0”（低电平），无论其他输入。考虑到这一点，让我们分析一下上面的电路。

情况 1：R = 0 且 S = 0

在第一种情况下，两个或非门的输入均为逻辑“0”。由于它们都不是主导输入，因此它们对输出没有影响。因此，输出保留了它们之前的状态，即输出没有变化。此条件称为保持条件或无变化条件。

情况 2：R = 0 且 S = 1

在这种情况下，“S”输入为 1，这意味着或非门 B 的输出将变为 0。结果，或非门 A 的两个输入都变为 0，因此或非门 A 的输出因此Q 的值为 1（高）。由于输入 S 处的“1”使输出切换到其稳定状态之一并将其设置为“1”，因此 S 输入称为 SET 输入。

情况 3：R = 1 且 S = 0

在这种情况下，“R”输入为 1，这意味着或非门 A 的输出将变为 0，即 Q 为 0（低电平）。结果，或非门 B 的两个输入都变为 0，因此或非门 B 的输出为 1（高电平）。由于输入 R 的“1”使输出切换到其稳定状态之一并将其重置为“0”，因此 R 输入称为 RESET 输入。

情况 4：R = 1 且 S = 1

此输入条件被禁止，因为它强制两个或非门的输出变为 0，这违反了互补输出。即使应用此输入条件，如果下一个输入变为 R = 0 和 S = 0（保持条件），则会导致或非门之间出现“竞争条件”，从而导致输出出现不稳定或不可预测的状态。

因此，根本不使用输入条件 R = 1 和 S = 1。

因此，根据上述情况和输入的不同组合，SR Flip-Flop 的真值表如下表所示。

SR触发器的逻辑符号如下所示：

使用与非门的 SR 触发器（技术上，RS触发器）

SR触发器也可以通过两个与非门的交叉耦合来设计，但是Hold和Forbidden状态是相反的。它是一个低电平有效输入 SR 触发器，因此我们称它为RS触发器。使用与非门的SR触发器电路如下图所示

关于 NAND 门的一个重点是其主导输入为 0，即，如果其任何输入为逻辑“0”，则输出为逻辑“1”，而与其他输入无关。仅当所有输入均为 1 时，输出为 0。考虑到这一点，让我们看看基于 NAND 的RS触发器的工作原理。

情况 1：R= 1 且S= 1

当S和R输入均为高电平时，输出保持先前的状态，即它保留先前的数据。

情况 2：R= 1 且S= 0

当R输入为高电平且S输入为低电平时，触发器将处于 SET 状态。当R为高电平时，与非门 B 的输出即Q变为低电平。这导致 NAND 门 A 的两个输入都变为低电平，因此 NAND 门 A 的输出即 Q 变为高电平。

情况 3：R= 0 且S= 1

当R输入为低电平且S输入为高电平时，触发器将处于复位状态。由于S为高电平，与非门 A 的输出即 Q 变为低电平。这导致 NAND 门 B 的两个输入都变为低电平，因此 NAND 门 A 的输出即Q变为高电平。

情况 3：R= 0 且S= 0

当R和S输入均为低电平时，触发器将处于未定义状态。因为S和R的低输入违反了触发器输出应该互补的规则。因此，触发器处于未定义状态（或禁止状态）。

下面的真值表总结了上面解释的在 NAND 门的帮助下设计的 SR 触发器的工作原理。

通过反转输入，使用与非门的RS触发器可以转换为具有与常规 SR 触发器相同的真值表。我们可以使用具有公共输入的与非门来代替反相器，如下图所示。

简单 SR 触发器的问题在于它们对控制信号的电平敏感（尽管图中未显示），这使它们成为透明设备。为了避免这种情况，引入了门控或时钟控制的 SR 触发器（只要使用术语 SR 触发器，通常指的是时钟控制的 SR 触发器）。时钟信号使设备边缘敏感（因此没有透明度）。

关于称为 SR 锁存器或 SR 触发器的基本存储器电路的完整初学者教程。您了解了什么是 SR 触发器、它的工作原理、它使用 NOR 和 NAND 门的实现、带时钟的 Sr 触发器以及 SR 触发器的重要应用。

本文由IC先生网www.mrchip.cn编辑整理，未经授权，请勿转载。