苹果芯片，将弃用UltraFusion 互连？

如果您希望可以时常见面，欢迎标星收藏哦~

来源：内容来自半导体行业观察（ID：icbank）综合，谢谢。

据博主VadimYuryev所说，苹果在最新的M芯片上去掉了UltraFusion 互连。

他表示，苹果正在重组其 Apple Silicon 产品阵容。当中M3 Max 不再配备 UltraFusion 互连（见图） 这意味着 M3 Ultra 芯片将被重新设计为自己的独立芯片，不再由 2x Max 芯片组成。

这意味着：

• M3 Ultra 可能不再包含 Efficiency 核心。

• M3 Ultra 将比 M2 Ultra 与 M2 Max 相比具有相对更好的性能扩展（不再依赖 UltraFusion 连接，从而牺牲芯片之间的效率）

• M3 Ultra 将配备更多 P 核心和 GPU 核心，而不会仅限于比 Max 芯片多 2 倍的内核。苹果可以微调核心数量。

• UltraFusion 互连现在可以包含在 M3 Ultra 芯片上，而不是 Max 芯片上。

• 假设#4 成真，M3 Extreme 芯片将由 2 个 M3 Ultra 芯片制成，这对于性能扩展来说是个好消息。（4x Max 芯片将是一个缩放噩梦，芯片通过较低的中介层硅层进行通信。）这也将使苹果更容易将大量内存连接到 M3 Extreme 芯片，而不必通过中介层来获取大约 4x dies。

• M3 Extreme 将具有疯狂的性能，无需任何 E 核心。该芯片的集成 GPU 可能会与 Nvidia 的旗舰桌面 GPU 并驾齐驱。然而，苹果有可能跳过这一代芯片，等待 M4 芯片系列发布 M4 Extreme。
  

苹果神奇的UltraFusion互联

在苹果于2022耐能发布M1 Ultra的时候，他们首次对外介绍了开创性的UltraFusion 架构。

苹果表示，Apple 的创新UltraFusion 采用硅中介板连接这些芯片，可同时传递超过10,000 个讯号，提供每秒2.5TB 的超低延迟和处理器间频宽，是业界顶尖多晶片互连技术频宽的4倍以上。这使得M1 Ultra 可以有效运作，并被软件视为单一芯片，开发人员因此无须重写程式码就能充分发挥其性能，可说是前所未有的空前创举。

根据DigiTimes 报道称，Apple 的 M1 Ultra 处理器* 使用台积电的 CoWoS-S（带有硅中介层的晶圆上芯片）基于 2.5D 中介层的封装工艺来构建 M1 Ultra。AMD、Nvidia 和富士通等公司也使用类似的技术来构建用于数据中心和高性能计算 (HPC) 的高性能处理器。

但随后，有媒体报道，台积电证实苹果使用其 InFO_LI 封装方法来构建其 M1 Ultra 处理器，并实现其 UltraFusion 芯片间互连。Apple 是最早使用 InFO_LI 技术的公司之一。

当苹果公司今年早些时候推出其 20 核 M1 Ultra 处理器时，它的 UltraFusion 2.5 TB/s 处理器间互连给观察者留下了深刻的印象，并让我们想知道 它使用了什么样的封装技术。由于苹果使用台积电的芯片生产服务，因此可以合理地假设它也使用台积电的封装技术之一。

根据该代工厂在 3D IC 和异构集成国际研讨会上演示的演示，苹果使用带有本地硅互连 (LSI) 和再分配层 (RDL) 的集成扇出 (InFO)。

最终，Apple 的 UltraFusion 芯片间互连使用无源硅桥将一个 M1 Max 连接到另一个 M1 Max 处理器以构建 M1 Ultra，但有多种方法可以实现这种桥。InFO_LI 在多个芯片下方使用局部硅互连，而不是大型且昂贵的中介层，这一概念与英特尔的嵌入式芯片互连桥 (EMIB)非常相似。

相比之下，CoWoS-S 使用昂贵的中介层，因此除非需要非常“广泛”的互连（这是多芯片 + HBM 内存集成所需的），否则从成本角度来看，InFO 是一种更可取的技术。同时，由于苹果不使用HBM 内存，也不需要集成两个或多个比中介层更大的芯片，InFO 对于 M1 Ultra 来说已经足够了。

我们认为苹果可能使用 CoWoS-S 而不是 InFO_LI 的原因之一是因为前者已准备好投入商业使用，而后者原本打算在 2021 年第一季度完成资格认证。苹果在第二季度或第二季度开始推出 M1 Pro 和 M1 Max 2021 年第三季度，因此我们不确定该公司是否会在其重要设计之一中使用全新的封装技术。

TechInsights 的Dick James在过去几十年里对世界上许多最重要的封装技术进行了逆向工程，他报告说，苹果更有可能采用台积电 CoWoS-LSI 解决方案，其中“LSI”Si 桥连接两个 M1 芯片，如下图所示。

M1 Max 约为 19x 22mm，或约为 420mm2，因此 TSMC CoWoS-S 型中介层的最小尺寸为 840 mm 2，正好位于 掩模版极限处。这是很多昂贵的硅。他还指出，苹果展示的如下图的新闻图片看起来更像是试图描绘硅桥与全硅中介层。

James 还报告说，下图中所示的凸点间距为 25μm。

James 还表示，这有可能是台积电的专用 InFO-L 封装。

请输入标题

https://www.macrumors.com/2024/03/28/m3-max-chip-hidden-change/

点这里加关注，锁定更多原创内容

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3718期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦