Fan-in晶圆级封装介绍

在晶圆级封装出现之前，使用导线将芯片连接到基板，从芯片的边缘连接到基板上相应的引脚/焊盘，这一过程称为引线键合。引线键合存在两个主要问题：电气性能低，因此不适合高性能和高频应用，以及每个芯片的引线数量限制，从而对相关芯片的数据传输能力造成很大障碍。晶圆级封装，有时称为WLCSP（晶圆级芯片级封装），是目前市场上可用的最小封装技术，. 真正的 WLP 封装虽然是由晶圆和RDL（再分布层）、中介层或 I/O 间距形成的，所有这些都用于重新排列管芯的引脚/触点，以便分散开并足够大以提供更好和更容易处理。

WLP 主要可分为两大类：

扇入 WLP（FIWLP 或 WLCSP）和扇出 WLP（FOWLP 或 eWLB）。两者之间的区别在于器件尺寸的大小。在 FIWLP 的情况下，封装后的器件尺寸与裸片尺寸相同，而在 FOWLP 封装中，封装后的器件尺寸比裸片大，类似于传统的 BGA 封装。Fan-In Wafer-Level Package (FI-WLP)是指在晶圆级封装集成电路 (IC)的技术，而不是传统的将单个芯片从晶圆切割后组装成封装的工艺。FI-WLP 技术是晶圆制造工艺的延伸，使用传统的制造工艺和工具。重新分布层用于将设备I/O连接到芯片表面顶部的锡球位置。FI-WLP 是真正的芯片级封装 (CSP)技术，因为最终的封装与裸片尺寸相同。晶圆级封装 (WLP) 技术不同于其他球栅阵列 (BGA)和基于层压板的 CSP，因为它不需要导线或中介层连接。

Fan-in WLP工艺流程
1.重分布层（RDL）制作：通过光刻和电镀等工艺在介质材料上制作重分布层。2，焊球附着：然后，通过焊球附着工艺在RDL上形成焊球。这些焊球可以用于将封装后的芯片连接到电路板上。3，减薄
4，切割：将晶圆切割
5，测试

Fan in与fan out的比较：
引脚数量：Fan-In WLP的封装面积限制了其引脚的数量，因为所有的引脚都位于芯片的底部。另一方面，FOWLP的设计允许引脚布局超出芯片尺寸，从而增加引脚数量。封装尺寸：Fan-In WLP通常可以实现更小和更轻的封装，因为它不需要额外的基板或载体。然而，FOWLP虽然封装尺寸可能略大，但由于它能容纳更多的引脚，使得更复杂的芯片设计成为可能。

生产成本：在大批量生产时，Fan-In WLP通常比FOWLP更经济，因为它的制造过程相对简单。然而，如果需要更高的I/O引脚数量或更复杂的设计，FOWLP可能是更好的选择。

总的来说，Fan-In WLP和FOWLP各有优势，选择哪一种取决于具体的应用需求。

晶圆级封装的应用：
晶圆级封装技术在智能手机领域占据的主要领域之一。由于尺寸限制越来越严格，移动设备是 WLP 封装的完美应用，因为 WLP 提供的功能范围包括传感器、相机、无线连接和电源管理。例如，Apple iPhone 5 中至少有 11 个 WLP，三星 Galaxy S3 中至少有 6 个 WLP，而 HTC One X 中有 7 个 WLP。这表明 WLP 将保留在智能手机领域，但同样使其成为这一细分市场顶端的优势也推动它成为许多其他领域的顶端：物联网设备、汽车芯片、医疗保健设备、人工智能机器等等。

1. 转载需注明出自本处。

我建了一个知识分享的社区，陆续上传一些芯片制造各工序，封装与测试各工序，建厂方面的知识，供应商信息，以及大量的半导体行业资料，针对性地解答一些疑问，内容远远丰富于日常的文章，帮助各位抓住目前半导体的风口。当然也可仅关注本号，我定期都有发文章在上面，可以满足小需求的读者。