北京
你见过有人为了做计算器，先从造CPU开始吗？一位工程师最近干了这件事——用Verilog设计了一颗4位处理器，最终跑出了一台完整的科学计算器。不是跑在树莓派上，不是Python脚本，是实实在在的硬件逻辑门。
整个项目塞进了一块FPGA。从指令集到微码固件，从Qt模拟器到网页版Demo，全链路打通。最离谱的是，这玩意儿还能在浏览器里跑，让你在线体验一把"硅片级"的计算器。
先说说这颗CPU的脾气。它是个"nibble-oriented"架构——每次处理4位数据，相当于把8位机的活拆成两半干。这种设计在1970年代很流行，现在基本绝迹。作者选它，明显是冲着"用最少的门电路干最多的活"去的。指令集自己定，微码自己写，汇编器自己搓，整套工具链从零搭建。
项目结构拆得很清楚：
① verilog/ —— 核心代码和微码汇编，Verilator仿真跑在这
② calctest/ —— 命令行测试框架，硬件验证用
③ quartus/ —— Intel FPGA的综合与烧录
④ ucode/ —— 微码源文件，真正的"软件"层
⑤ Qt/ —— 桌面模拟器，带GUI的那种
开发环境是Windows+WSL2的混搭。源码放在Windows分区，Verilator在Linux子系统里跑，通过/mnt/c/挂载访问。这种配置很真实——很多硬件工程师的日常工作流就是这样，IDE在Windows，编译工具链在Linux，两头来回倒。
上手玩的话，最快路径是Qt模拟器。进WSL2切到verilog目录，make qt一把编译完，再用Qt Creator打开Calculator.pro，选MSVC2022 64bit套件构建。不用摸FPGA板子，就能在桌面端调试整个硬件逻辑。
工具链版本有讲究。桌面仿真用Verilator v5.042，WebAssembly版本要退到v4.228，因为新版有些特性浏览器不支持。这种细节只有真踩过坑的人才写得出。
波形调试可选GtkWave，sudo apt install一句话的事。看信号时序、抓毛刺、验状态机，硬件开发的经典三板斧。
授权协议是CC BY-NC-SA 4.0——知识共享、署名、非商用、相同方式共享。你可以随便 fork、改着玩、发视频讲解，但不能拿去卖钱，改完也得保持同样的开源姿态。
这个项目最有趣的地方在于"过度设计"的诚实。明明买个10块钱的计算器就能解决的事，非要走一遍CPU设计、指令集架构、微码编程的完整流程。但对做硬件的人来说，这种"绕远路"恰恰是学习的捷径——把抽象的数字逻辑课，变成能按的按钮和能看的波形。
FPGA开发板的价格已经跌到几百块，Verilator这类开源仿真器也越来越成熟。个人玩家手搓CPU的门槛，比十年前低了不止一个数量级。这个计算器或许不会取代你手机里的App，但它证明了一件事：硅片级别的创造，不再是芯片厂的专利。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
