揭秘世界上最流行的芯片：555定时器

公众号记得加星标⭐️，第一时间看推送不会错过。

如果你玩过电子电路，你可能听说过555定时器集成电路，据说它是世界上最畅销的集成电路，销量达数十亿片。555由模拟集成电路大师汉斯·卡门津德（Hans Camenzind）于1970年设计，被誉为有史以来最伟大的芯片之一，甚至有专门介绍555 定时器电路的书籍 。

鉴于555定时器的普及程度，我想探究一下555定时器的内部构造及其工作原理。虽然555定时器通常以黑色塑料集成电路的形式出售，但它也有金属外壳封装的，可以用钢锯将其锯开， 露出里面的微型芯片。

555定时器的简要说明

555 定时器有数百种应用，可以作为定时器、锁存器、压控振荡器或调制器等各种电路使用。下图展示了 555 定时器如何作为简单的振荡器工作。在 555 芯片内部，三个电阻构成一个分压器，产生电源电压的 1/3 和 2/3 的参考电压。外部电容会在这两个电压值之间进行充放电，从而产生振荡。更详细地说，电容会通过外部电阻缓慢充电 (A)，直到其电压达到 2/3 参考电压。此时 (B)，上比较器（阈值比较器）会关闭触发器和输出。这会导通放电晶体管，使电容缓慢放电 (C)。当电容上的电压达到 1/3 参考电压 (D) 时，下比较器（触发比较器）导通，使触发器和输出置位，然后循环重复。电阻和电容的值控制着振荡的时序，从微秒到小时不等。

总而言之，555定时器的关键组件包括用于检测电压上下限的比较器、用于设置这些限值的三电阻分压器，以及用于跟踪电路充电或放电状态的触发器。555定时器还有两个引脚（复位引脚和控制电压引脚），我上面没有提到；它们可以用于更复杂的电路。

集成电路的结构

下图展示了通过显微镜观察到的555定时器的硅芯片。在硅芯片上方，一层薄薄的金属层连接着芯片的不同部分。这层金属在照片中清晰可见，呈现为黄白色的走线和区域。金属层下方是一层薄薄的玻璃状二氧化硅层，它起到绝缘作用，将金属与硅芯片隔离开来；只有二氧化硅层上的接触孔允许金属与硅芯片连接。在芯片边缘，细导线将金属焊盘连接到芯片的外部引脚。

芯片上不同类型的硅很难直接观察。芯片的某些区域会经过掺杂处理，以改变硅的电学特性。N型硅含有过量的电子（带负电），而P型硅则缺乏电子（带正电）。在照片中，这些区域呈现出略微不同的颜色，并被一圈细细的黑色边框包围。这些区域是芯片的基本组成单元，构成晶体管和电阻器。

集成电路内部的NPN晶体管

晶体管是芯片的关键元件。555定时器使用NPN和PNP双极型晶体管。如果你学过电子学，你可能见过类似下图的NPN晶体管示意图，图中显示了晶体管的集电极（C）、基极（B）和发射极（E）。图中晶体管被描绘成由两层对称的N型硅夹在一层P型硅中间；NPN层构成NPN晶体管。但实际上，芯片上的晶体管与此截然不同，而且基极通常不在中间！

下图展示了555定时器芯片上的一个晶体管。硅片上略微不同的色调表明了掺杂区域，这些区域分别形成了N型区和P型区。泛白的区域是硅片上方的金属层——这些金属层构成了连接集电极、发射极和基极的导线。发射极在芯片上呈“靶心”状，基极则被矩形区域包围。

照片下方是一张横截面图，展示了晶体管的结构。它远比你在书本上看到的NPN夹层结构复杂得多，但如果你仔细观察“E”下方的垂直横截面，就能找到构成晶体管的NPN层。发射极（E）连接到N+硅层。其下方是连接到基极（B）的P层。再往下是（间接）连接到集电极（C）的N+层。晶体管周围环绕着一个P+环，将其与相邻元件隔离。

集成电路内部的PNP晶体管

你可能会认为 PNP 晶体管与 NPN 晶体管类似，只是互换了 N 区和 P 区硅的角色。但由于种种原因，PNP 晶体管的结构完全不同。它们由一个小型圆形发射极 (P) 构成，发射极被一个环形基极 (N) 包围，基极又被集电极 (P) 包围。这种结构在水平方向上形成了一个“PNP 三明治”，这与 NPN 晶体管的垂直结构截然不同。

下图展示了555定时器中的一个PNP晶体管，以及显示其硅结构的横截面图。请注意，虽然基极的金属触点位于晶体管边缘，但它通过N区和N+区与集电极和发射极之间的有源环电连接。集电极和基极之间有一条金属线，但它并非晶体管的一部分。

555定时器中的输出晶体管比其他晶体管大得多，并且结构也不同，以便产生高电流输出。下图显示了其中一个输出晶体管。请注意发射极和基极之间多个相互交错的“指状”结构，它们被较大的集电极包围着。

硅中电阻器的实现方式

电阻器是模拟芯片的关键组件。然而，集成电路中的电阻器体积较大且精度不高；不同芯片之间的电阻值可能相差高达 50%。因此，模拟集成电路的设计使得电阻器的比值（即电阻值与阻值的比值）比值并不重要，因为比值几乎保持不变。

上图展示了555定时器中的一个1KΩ电阻，它由一条P型硅条构成（图中以轮廓线显示）。请注意，该电阻连接了两根金属导线，并且还有一根金属导线横跨其上。下图所示的电阻是一个L形100KΩ夹紧电阻。夹紧电阻上方覆盖的一层N型硅使导电区域变得更薄（即起到夹紧作用），从而形成一个阻值更高但精度更低的电阻值。

IC元件：电流镜

模拟集成电路中有一些非常常见的子电路，但乍一看可能令人费解。电流镜就是其中之一。如果您看过模拟集成电路的框图，可能会看到下面这些表示电流源的符号，并好奇电流源是什么以及为什么要使用它。其原理是，从一个已知的电流开始，然后可以使用一个简单的晶体管电路（即电流镜）“复制”多个相同的电流。

下图展示了如何使用两个相同的晶体管实现电流镜。参考电流流过左侧的晶体管。（在这种情况下，电流由电阻设定。）由于两个晶体管的发射极电压和基极电压相同，它们输出的电流也相同，因此右侧的电流与左侧的参考电流相匹配。

电流镜的一个常见用途是替代电阻器。如前所述，集成电路内部的电阻器体积庞大且精度不高。因此，尽可能使用电流镜代替电阻器可以节省空间。此外，电流镜产生的电流几乎完全相同，这与两个电阻器产生的电流不同。

上面的三个晶体管构成一个具有两个输出端的电流镜。请注意，这三个晶体管共用一个基极，基极连接到右侧的集电极，并且右侧的发射极也连接在一起。左侧的晶体管是一个维德拉电流源，它是电流镜的一种改进型，产生的电流较小。在原理图中，右侧的两个晶体管被绘制成一个双集电极晶体管，即 Q19。

IC元件：差分对

第二个需要理解的重要电路是差分对，它是模拟集成电路中最常用的双晶体管子电路。[7] 你可能想知道比较器是如何比较两个电压的，或者运算放大器是如何相减两个电压的。这就是差分对的作用。

上图所示为一个简单的差分对。底部的电流吸收器提供一个固定的电流 I，该电流被分配到两个输入晶体管。如果输入电压相等，电流将平均分配到两个支路（I1 和 I2）。如果其中一个输入电压略高于另一个，则对应的晶体管将导通更多电流，因此一个支路获得更多电流，而另一个支路获得更少电流。即使输入电压差异很小，也足以将大部分电流导向“占优”的支路，从而触发比较器的导通或截止。

在555定时器中，阈值比较器使用NPN晶体管，而触发比较器使用PNP晶体管。这使得阈值比较器可以在接近电源电压的条件下工作，而触发比较器可以在接近地电压的条件下工作。此外，555定时器的比较器在每个输入端都使用两个晶体管（达林顿管对）来缓冲输入信号。

555示意图交互式浏览器

下方的555芯片照片和原理图是交互式的。点击芯片或原理图中的某个元件，即可显示该元件的简要说明。

简单来说，芯片上最显眼的部分是大型输出晶体管和放电晶体管。阈值比较器由Q1至Q8组成。触发比较器由Q10至Q13以及电流镜Q9组成。Q16和Q17构成触发器。构成分压器的三个5KΩ电阻位于芯片中央。坊间传闻555定时器的名字来源于这三个5KΩ电阻，但 据其设计者称 ，555只是500系列芯片中的一个任意编号。

考虑到 555 定时器的流行程度，令人惊讶的是，它存在一些新手才会遇到的设计缺陷：不平衡的比较器、较大的工作电流、不对称的输出波形以及对温度敏感。

1997年，卡门津德重新设计了555定时器，制造出一款性能更优、工作电压更低的芯片。这款改进后的芯片由Zetex公司以 ZSCT1555的名称销售，但可惜的是，它最终以失败告终。原版555定时器的持续成功以及改进型芯片的失败，可以被视为“劣化反而更好”原则的一个例证。

（来源：编译自righto）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4402内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐