台积电（TSMC）做什么、为什么那么赚钱？

一句话：台积电是“全球芯片制造的底座”

• 定位：全球最大的专业晶圆代工（Foundry），不做芯片设计，只负责把别人的设计做成真实芯片。

• 模式：开创“无工厂模式”——设计（Fabless）交给客户，制造交给台积电。

• 地位：全球晶圆代工约60%份额、远超第二名（用户提供数据）。服务500+客户，覆盖90%顶级芯片设计公司。

对PM的类比：台积电像“云计算里的 AWS”，把复杂昂贵的“制造基础设施”抽象成服务，外部客户只管“上层业务/设计”。

用户是谁

• 芯片设计公司：苹果、英伟达、高通等。

• 终端行业：手机、PC、数据中心、汽车电子、IoT、AI加速器厂等。

用户痛点（制造侧）

1. 先进工艺难、良率不可控：3nm/2nm门槛极高，动辄几十亿美元投资。

2. 产能与交付周期：新产品导入到大规模量产，需要极强的协同和稳定性。

3. 成本与风险：掩模费用高、失败代价大，需要可靠的量产伙伴。

4. 保密与供应链安全：顶级客户的设计与量产节奏必须严格保密。

TSMC的解决方案

• 技术领先的工艺平台：3nm量产、2nm规划（用户提供），兼顾性能/功耗/面积（PPA）。

• 规模化制造能力：全球多地晶圆厂，标准化的良率爬坡与质量体系。

• 先进封装一体化：如 CoWoS、InFO、SoIC 等（把多颗芯片/存储/互连封装成高带宽模块，特别适合AI/数据中心）。

• 协同生态：与IP/EDA/封装/设备材料伙伴共建设计到制造的工具链（Design → Tape-out → 量产）。

• 稳定的量产交付：成熟的“风险分层+阶段门（Stage-Gate）”流程，降低客户NPI风险。

PM关键词：平台化供给、端到端交付、把复杂度留在自己、把确定性交付给客户。

工艺平台（Process Nodes）
  ├─ 先进制程：N3 家族（3nm），N2（2nm 计划）→ 高性能/高能效
  ├─ 主流制程：5nm/7nm/16nm/28nm → 性价比与成熟生态
  └─ 特殊工艺：高压/射频/车规/嵌入式存储等 → 细分场景

 制造与质量
  ├─ 良率管理、缺陷分析、产能规划、稼动率优化
  └─ 设备/材料/光刻（EUV/DUV）协同

 先进封装与系统整合（SIPs）
  ├─ CoWoS（高带宽封装）/SoIC（3D堆叠）
  └─ InFO（轻薄移动封装）

 设计支持生态（DFx）
  ├─ PDK/参考流程/与EDA/IP伙伴的协作
  └─ DFM/DFT（为制造与测试优化的设计方法）

PM关注：“平台-能力-场景”的三层结构，把工艺能力切成可复用“产品线”，再服务到不同客户与终端场景。

• 收入来源：按晶圆制造与封装测试的产能与工艺复杂度计费；先进工艺与先进封装单价高。

• 成本结构：巨额的资本开支（CapEx：厂房、EUV设备）、材料与耗材、良率爬坡成本。

• 毛利驱动：先进工艺溢价 + 满载与良率提升 + 产品组合优化。

• 财务画像：长期高毛利（用户提供长期≥55%区间的信息）、稳定现金流支撑持续大额投资。

PM启示：产品利润来自技术壁垒与规模化效率的复利，同时通过产品组合管理维持整体毛利和风险对冲。

1. 技术迭代飞轮：先进工艺节点持续领先（3nm量产、2nm规划），研发与量产形成闭环。

2. 规模与良率：越大规模，越能摊薄成本、积累缺陷数据库、提升良率 → 形成正反馈。

3. 客户黏性与信任：顶级客户的**联合开发（JDP）**与保密协作，切入后替代难度极高。

4. 供应链掌控力：对EUV设备、上游材料、封装/测试的系统级整合能力。

5. 生态标准：PDK/DFM/EDA流程像“行业公路规则”，黏住上下游。

• 前期联合定义：客户产品路线 ↔ 工艺平台路线的对齐（目标PPA/良率/功耗/面积/成本）。

• 试产与良率爬坡：小批量验证 → 工艺窗口收敛 → 缺陷模式闭环。

• 量产与变更控制：稳定产出后严控变更（ECN/MRB），确保出货一致性。

• 质量与可靠性：车规/服务器/手机等不同标准，长期BT/HTOL/温循等验证。

• 安全与保密：多重信息隔离，确保各客户的IP安全。

PM关键词：里程碑（Milestone）、阶段门（Gate）、量化指标（Yield/CPK/CT/PPM）、变更管理（ECN）。

1. 从单点功能到“平台能力”：把能力做成可复用平台（工艺平台=你的“产品平台”）。

2. 把复杂度吸收在供给侧：标准化流程、工具链、质量系统，给客户交付“确定性”。

3. 以客户ROI为锚：更高性能/更低功耗/更小面积/更快交付，都是客户的经济回报。

4. 用“组合拳”做定价与定位：先进工艺溢价、主流工艺走量、封装增值，结构化提升利润。

5. 建立“技术—制造—生态”的飞轮：越做越强，形成难以替代的系统壁垒。

• Foundry：纯制造，不做设计。

• Tape-out：设计定版送厂流片。

• Yield（良率）：合格芯片占比，决定成本与交付。

• PPA：Performance/Power/Area 的三角取舍。

• EUV：极紫外光刻，先进节点必需。

• CoWoS / SoIC：先进封装与3D堆叠，AI算力模块关键。

• NRE：一次性工程费用，如掩模/导入成本。

• 成立与定位：1987年创立，全球首家专业晶圆代工，专注制造不做设计。

• 市占与客户：代工份额约60%，服务500+客户、覆盖90%顶级设计公司。

• 技术：3nm已量产，2nm计划2025年推出。

• 财务：2024年营收约2.89万亿新台币、净利3,746亿新台币；企业价值蝉联榜首（你提供的榜单信息）。

这些信息侧重战略与商业位势，足够支撑PM对“市场与定位”的判断。

TSMC=“全球算力与终端的制造底座”： 用平台化的先进工艺 + 规模化的制造体系 + 生态协同，把极端复杂的芯片制造变成可复用、可预测、可交付的“服务产品”。

欢迎加入行业交流群，备注岗位+公司，请联系老虎说芯