德州仪器团队：内存里算数据，供电网络先崩了

DRAM厂商花了十年把存储密度翻了两番，现在却在供电这件事上栽了跟头。

UT Austin团队在2026年4月发布的技术论文揭示了一个反直觉的现象：当计算真正搬进内存（Compute-in-Memory，简称CIM）时，瓶颈不再是数据传输，而是芯片里那些看不见的铜线和电容能不能扛住瞬时电流冲击。这就像把厨房搬进粮仓，粮食不用搬了，但突然发现电线不够粗，一开机就跳闸。

内存墙倒了，供电墙立起来了

传统架构里，数据要从DRAM搬到CPU或GPU才能计算，搬运过程消耗的能量是计算本身的几十倍。CIM的思路很直接——在存储单元旁边完成运算，让数据"就地处理"。

但UT Austin的研究者Siddhartha Raman Sundara Raman、Siyuan Ma和Lizy Kurian John发现，这个设计带来了全新的电流需求模式。传统DRAM的访问是规律且可预测的：激活一行、读取、预充电。CIM为了并行度，会同时激活多行、在多个bank（存储库）里并发运算，甚至动用3D堆叠结构里的整个vault（存储 vault）做矩阵乘法。

结果是电流需求从"稳定溪流"变成"脉冲洪水"。

团队用"时间-空间"两个维度给这些电流模式做了分类。时间上，有突发型（burst）——比如多行同时激活时的纳秒级电流尖峰；也有持续型（sustained）——大规模并行运算时的长时间高负载。空间上，有局部型（localized）——单个subarray（子阵列）内的运算；也有分布型（distributed）——跨bank、跨层甚至跨芯片的协同计算。

四种组合里，最棘手的是"突发+分布"：电流来得快、去得也快，但波及范围广，供电网络根本来不及反应。

电压跌落：芯片里的"血压骤降"

供电网络（PDN）的设计哲学是"稳"。芯片上的电源网格像城市的供水系统，要保证每个角落的水压恒定。但CIM的电流脉冲会让局部电压瞬间跌落（voltage droop），严重时触发保护电路，直接报错或降频。

IR drop（欧姆压降）是另一个麻烦。电流流经金属互连层的电阻，产生压降。传统DRAM的电流小、路径短，问题不大。CIM把运算单元塞进存储阵列，电流密度上去了，路径却更曲折——3D堆叠的TSV（硅通孔）有电阻，HBM（高带宽内存）的interposer（中介层）也有电阻，层层叠加后，最底层的存储单元拿到的电压可能比标称值低10%以上。

团队实测了几种典型CIM架构的PDN压力。基于多行激活的位线计算（bitline computing）会产生密集的突发电流；近存储计算（near-bank compute）把运算单元放在bank旁边，缓解了数据移动，但把电流脉冲直接怼到了供电网络的敏感节点；3D堆叠的PIM则面临层间热耦合和供电路径竞争的双重夹击。

热热点（thermal hotspot）是第三重打击。电流大、密度高、散热路径被3D结构堵住，局部温度飙升会进一步恶化电阻特性，形成"热-电"正反馈。

现有武器库的局限性

论文梳理了DRAM领域已有的缓解手段，结论不算乐观。

时序约束（timing constraints）是最直接的——拉长行激活间隔，让供电网络喘口气。但这直接抵消了CIM的性能优势，相当于为了解决跳闸问题，把空调关了。

内存控制器调度（memory controller scheduling）更灵活一些。通过智能编排请求顺序，把高电流操作打散、错峰，避免多个bank同时"抽风"。但调度器的视野有限，对跨vault的分布式运算无能为力。

数据放置（data placement）是个被低估的杠杆。把频繁协同的数据放在物理上靠近的位置，减少分布式运算的跨度，能降低PDN的空间压力。但这需要编译器和硬件的深度协同，现有工具链支持很弱。

Bank级和vault级的电源管理是更细粒度的方案。关闭闲置单元的供电，动态调节电压频率（DVFS）。但CIM的运算往往是"全阵上线"，闲置单元不多，管理粒度越细，开销越大。

团队的核心观点是：这些手段都是"事后补丁"，没有从架构层面解决CIM电流模式与传统PDN设计假设的根本冲突。

未来的硬仗打在哪

论文结尾列出了几个值得跟进的课题。

一是PDN的协同设计。现在的存储设计和计算设计是两条线，供电网络是第三条线，三条线各自优化，合起来未必最优。需要新的EDA（电子设计自动化）工具，把电流行为建模提前到架构探索阶段。

二是片上电源调节。把稳压器（voltage regulator）做到芯片内部或HBM的base die（基础裸片）里，缩短响应距离。但片内电感的面积成本极高，电容阵列的储能密度又有限，这是个老难题。

三是新材料和新结构。比如用超导互连消除IR drop，或者用光电混合供电隔离高频噪声。这些方向离量产还远，但CIM的PDN压力可能倒逼技术加速成熟。

四是系统级的弹性设计。与其硬扛电压跌落，不如让计算对供电波动更"皮实"——近似计算、容错编码、动态精度调节，用算法冗余换电路鲁棒性。

一个值得玩味的细节是，论文的致谢部分提到了与某HBM厂商的合作，但具体成果未公开。这意味着产业界已经意识到问题的紧迫性，只是解决方案还在黑箱里打磨。

当CIM从学术概念走向量产芯片，供电网络的设计范式会不会被迫重写？如果3D堆叠的层数继续增加，现在的供电方案还能撑几轮迭代？