河北
来源：市场资讯
（来源：CNMO科技）
【CNMO科技消息】近日，据外媒报道，芯片设计的不断小型化变得越来越困难，因此，研究人员通过显著提高芯片层堆叠的概念取得了成功，开发出了41层处理器。研究团队表示，该处理器首批应用场景将涵盖可穿戴健康传感器、智能标签及柔性显示屏。
数十年来，电子行业一直遵循着一个看似不可撼动的法则：元件尺寸越小，设备性能越强。这一规律得益于英特尔联合创始人Gordon Moore在1965年提出的摩尔定律。该定律指出，芯片上晶体管数量会定期翻倍。然而传统制造工艺正日益触及物理极限，晶体管已微小到量子效应会干扰其正常运行的地步。为此，一个国际科研团队提出转向性方案：未来芯片发展不应继续追求缩小尺寸，而应转向立体堆叠技术。
据CNMO了解，该方案由阿卜杜拉国王科技大学（KAUST）李晓航教授提出，新型处理器由41层交错堆叠的半导体与绝缘材料构成。《自然-电子学》期刊发表的研究成果显示，这一数据达到现有三维芯片设计方案的十倍。
研究团队开发了出全新制造工艺，解决了这一难题——最微小的层间不平整也可能导致干扰，进而影响整体结构性能，使所有功能层均可在接近室温环境下沉积。据悉，许多柔性或有机材料在常规制造过程中（通常需承受400摄氏度以上高温）容易受损失效，新工艺使得芯片能够直接植入可弯曲的塑料基板成为可能。
在研发时，研究人员制作出了600个几乎完全相同的芯片样本，证明其工艺具备量产可行性。此外，该芯片能耗也大幅降低，能以0.47微瓦的功耗完成基础运算，而采用传统架构的同类产品功耗约为210微瓦。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
