已上传知识库-行业报告文件夹:首页私信“知识库”免费获取
![]()
从 “芯片无处不在” 到 “人工智能无处不在”,生成式 AI 将催生巨大价值,同时驱动社会经济多领域变革。
![]()
全球数据中心和边缘 AI 需求将大幅增长,2030 年占 SEMI 需求比重超 40%
![]()
芯片封装晶体管数量仍遵循每两年翻倍的摩尔定律,2030 年有望突破万亿晶体管。
![]()
生成式 AI 推动高性能计算能力增速远超摩尔定律,2030 年 AI 将主导数据中心需求。
![]()
高性能计算(HPC)的实现伴随巨大能源消耗,成为行业发展的关键瓶颈。
![]()
HPC 的扩展性无上限,但必须解决成本和能源消耗两大核心挑战。
![]()
![]()
ASML 通过 EUV 技术扩展,实现 2030 年晶体管印刷成本降低超 3.5 倍,同时减少环境影响。
![]()
ASML 通过多维度技术优化,实现更高晶体管密度、更低成本及环境影响。
![]()
EUV 技术历经 30 年发展迭代,已具备支撑未来十年半导体技术演进的能力。
![]()
光刻技术 roadmap 持续推动单位晶体管成本下降,EUV 技术优势逐步扩大。
![]()
高 NA EUV 技术为 2D 逻辑芯片设计提供更高自由度,实现成本降低与工艺简化。
![]()
高 NA EUV 技术支持 1.5D/2D 先进设计,满足 7 纳米节点 17 纳米间距的尖端需求。
![]()
2020 至 2039 年,逻辑金属间距从 28 纳米缩小至 10 纳米以下,边缘放置误差(EPE)从 5.8 纳米降至 3 纳米以下,体现了光刻技术精度对晶体管缩放的核心支撑作用。
![]()
![]()
![]()
2030 年后,当间距需求低于 16 纳米时,0.75NA(Hyper NA)技术将成为新的突破方向。
![]()
EUV 光源功率持续提升,已实现 740W 演示,未来有望突破 1000W。
![]()
特别声明:以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布,本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.