Retimer，成为标配

公众号记得加星标⭐️，第一时间看推送不会错过。

在AI数据中心快速演进的过程中，Retimer需求出现40%以上的增长，本质并非单一产品周期带动，而是高速运算时代下，解决传输损耗与大规模运算单元互连的必然硬件升级需求。

随着AI算力持续提升，数据传输速度同步从100G、200G、400G，快速迈向800G甚至1.6T等级，高速信号在PCB、背板与线材中的传输距离与复杂度大幅增加，导致插入损耗、抖动、串扰(Crosstalk)与眼图收敛(Eye Closure)等问题显著恶化。

维持信号品质关键元件Retimer由选配升级为系统必备

在此情况下，Retimer通过重新定时与信号重驱(Re-drive)，成为维持信号品质的关键元件，角色由过去的选配升级为系统必备。

首先，AI GPU之间的高速互连需求大幅增加，包括GPU与GPU、交换机、网络接口卡及存储之间的高速通讯，构成Retimer最大应用场景。

其次，AI机柜规模持续扩大，例如GB200 NVL72与下世代Rubin架构，信号传输距离显著拉长，进一步放大信号衰减问题，带动单机Retimer用量倍增。

第三，PCIe世代升级是关键转折，PCIe 6.0将速率提升至64 GT/s并导入PAM4，使错误率与信号恢复需求大幅提高，Retimer从高端应用渗透至标准配置，涵盖GPU Tray、网络接口卡、SSD硬盘背板与CXL扩充等场景。

从板端延伸至线材内部渗透率持续提升

第四，CXL内存扩充开始成为AI架构重要一环。由于HBM成本高昂，系统逐步导入CXL内存扩充盒与内存池化，但CXL基于PCIe PHY，对延迟与错误率极为敏感，进一步提升Retimer的需求强度。

第五，AI机房中DAC、AEC等高速线材快速普及，其中AEC内建DSP与Retimer，因应800G/1.6T传输需求，显示Retimer已从板端延伸至线材内部，渗透率持续提升。

第六，CPO、LPO尚未完全成熟。在全面光学I/O落地之前，系统仍高度依赖电信号传输，特别是LPO架构为降低功耗而减少DSP使用，反而更依赖主板侧Retimer，形成短中期需求支撑。

综合应用场景来看，Retimer需求最强集中于AI服务器、CXL内存扩充盒、800G/1.6T交换机与AEC主动线等领域，其次为PCIe 6.0 SSD硬盘背板与AI网络接口卡。

贯穿AI机柜内外的新供应链

AI基建的价值链，已经从只看GPU慢慢外溢到整条高速传输生态系，从Retimer、Redriver、DSP、AEC主动线、LPO/CPO光模块，一路延伸到高速PCB、低损耗材料、信号完整性量测与验证，这是一整条贯穿AI机柜内外的新供应链。

谱瑞-KY以高速传输接口IC起家，主攻高端eDP、T-con、高速接口、Type-C、DP转换等产品，这些产品共同的核心，就是在长距离、高带宽情境下，帮信号做均衡、重整、抖动清除。

这几年公司把火力拉到更高端的USB4、PCIe Gen4～Gen5 Retimer，USB4 Retimer已经量产，在非Intel阵营(AMD、高通)平台上几乎是主导地位，ASP和毛利率都明显高于传统High-Speed I/F产品。

PCIe这一侧，谱瑞-KY从Gen4 Retimer、Redriver开始切入服务器与数据中心市场，现在已经推出PCIe Gen5 Retimer，正在跟多家服务器厂做设计导入。随着AI服务器内部的PCIe通道变长，Gen5、Gen6普及，有机会把PC、NB里练出来的Retimer能力，整套搬进机柜里。

掌握高端Retimer与SerDes IP

联发科在Retimer市场的布局，走的是与祥硕、谱瑞-KY或是美商Astera Labs截然不同的战略路线。联发科的主战场在云端数据中心的全机架与跨机架互连，拥有业界顶尖的SerDes(串行解串器)技术，传输速率可支援至112G甚至224G。

联发科将PCIe Gen 5.0/6.0/7.0以及800G/1.6T Retimer的核心技术模块化为自家的IP库，通过高端ASIC项目与网络芯片，将Retimer的价值隐含在庞大的算力与通讯解决方案之中。这种做法不仅能帮客户省下寻找第三方Retimer的麻烦，还能在芯片设计初期就达到最佳的功耗与延迟控制。

运算核心＋光电传输＋信号补强系统级架构优化

AI服务器内部的传输瓶颈，正在推动硬件架构从传统铜线走向光电融合。联发科手握高端的Retimer与SerDes IP，再配合自身积极推进的CPO技术以及高度依赖的CoWoS等先进封装工艺，能够为客户提供一套运算核心＋光电传输＋信号补强的完整解决方案。这种能提供系统级架构优化的能力，是纯粹设计Retimer接口IC的厂商难以跨越的护城河。

CXL是一种让CPU、GPU与外部内存池共享数据的技术，它可以让服务器像外接硬盘一样外接DDR5内存。 CXL的普及会加速服务器市场汰换DDR4的速度，随着CXL技术下放到中端服务器或企业级数据中心，南亚科作为全球第四大原厂，能填补标准化DDR5颗粒的大量缺口。

CXL协议推动内存形成独立资源池

CXL内存池需要复杂的资源分配与降温管理，宜鼎擅长的Innodisk AI软件整合能力，能帮助工业客户管理这类新型态的内存架构，这比单纯卖一条内存具备更高的附加价值。

CXL是架构在PCIe 5.0/6.0的物理层之上的，因此高速传输与相关IP厂不可或缺。M31提供CXL所需的基础物理层IP(如PCIe Gen5/Gen6 PHY)。当更多芯片公司要开发CXL控制器时，就必须向M31授权IP。许多CXL控制器内部会嵌入RISC-V核心进行运算管理，晶心科的高效能核心是这类控制器的重要选择。

不再被锁死在CPU插槽旁CXL共享内存架构

在CXL协议的推动下，内存不再被锁死在特定的CPU插槽旁，而是可以像硬盘阵列一样，形成一个独立的资源池。

最直接受益的是CXL连结与控制芯片，Astera Labs的Leo CXL内存控制器与Aries Retimer是目前业界唯一大规模量产，且与Intel/AMD高端CPU认证最齐全的方案。内存池化意味着服务器内部需要更多的连接口与高端插槽，嘉泽是CXL扩充槽与高速连接器的龙头。

纬颖紧跟Meta、微软的需求，是目前台系厂商中在CXL共享内存架构研发最积极的ODM业者。广达通过旗下云达与各类CXL芯片商合作，开发下一代模块化服务器。

https://www.ctee.com.tw/news/20260516700016-430502

（来源：工商时报）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4408内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐