本文核心观点
超过 50% 的 IC/ASIC 项目时间花在验证上,需要与设计工程师一样多的验证工程师,这凸显了改进验证流程的重要性。
通过 GenAI 生成的 RTL 的接受率约为 25%,这表明虽然正在取得进展,但生成的逻辑通常需要手动调整,并且尚不完全可靠。
调试代表了改进验证的重要机会,占验证工作的 47%,代理方法的分类和根本原因分析具有潜在收益。
![]()
正文
先说明,对于这两者的对比,目前还没有科学定论,但至少在短期内,笔者有基于充分信息的直观判断。笔者提出这个问题,是因为自动化 RTL 生成技术常以 “通过自然语言指令设计芯片” 为噱头抢占头条,号称能让芯片设计触手可及。毫无疑问,这一概念极具媒体吸引力,也是人工智能领域的热门投资方向。但如今芯片设计的实际情况并不支持这一赌注,反而更倾向于投资人工智能辅助验证技术。验证或许不如设计那般引人注目,但就当下而言,它无疑是更具吸引力的人工智能投资靶点。
芯片设计的真实成本究竟在哪?
半导体行业多年的分析(例如威尔逊报告)证实,平均 50% 及以上的 IC/ASIC 项目时间都用于验证环节。项目高峰期所需的验证工程师数量,与负责编写 RTL 代码的设计工程师相当,甚至设计工程师自身也有一半时间投入验证工作。RTL 验证已成为芯片设计中耗费大量时间与资源的关键环节。
在 IP 复用与设计复用成为主流的当下,验证工作量远超 RTL 设计本身并不令人意外。很少有企业能在每次设计时都从零开始,即便是初创公司也会采用商业 IP。硅催化剂(Silicon Catalyst)孵化的企业甚至能免费获取 Arm 等厂商的各类 IP 资源。固然,设计中总会包含一些需要从零开发或大幅重构的差异化内容,但其中的难点在于技术创新,以及在严苛的 PPA(性能、功耗、面积)指标范围内实现想法的可行性 —— 而非 RTL 代码的编写本身。
RTL 生成技术面临的挑战
我尚未找到明确的“首篇” 关于利用生成式人工智能创建 RTL 的论文,但近年来相关研究层出不穷。这些研究持续取得进展,其速度与并行推进的软件生成技术大致相当 —— 虽颇具吸引力,但尚未达到免人工干预的实用水平。
目前更常见的应用场景是将其作为辅助工具,相当于增强版的自动补全功能。设计师可能会在注释中描述后续时序逻辑块(always block)应实现的功能,再让自动补全工具生成该模块。衡量这类工具(无论用于 RTL 还是软件生成)实际效果的一个新兴指标,是设计师 / 程序员对生成逻辑的接受率。数据显示,这一比例基本稳定在 25% 左右。
对于自动补全工具而言,25% 的接受率已算不错。你会频繁接受微软 Word 或短信的自动补全建议吗?我大多时候不会,但偶尔它确实能派上用场。而 RTL 代码的自动补全比句子补全复杂得多,因此 RTL 生成工具能达到这一水平已值得肯定。
为何接受率难以进一步提升?原因有很多。训练语料库覆盖范围不足、注释提示中的歧义,都是显而易见的因素。另一个典型例子是,若未进行额外引导,人工智能模型会默认表达式的时序深度取决于术语数量,而无法识别算术表达式比逻辑表达式的成本更高(注:此处“成本” 指硬件实现难度与资源消耗)。更多案例可参考相关论文。
核心问题在于,生成高质量的 RTL 代码,其复杂度远超当前系统的能力范围 —— 即便是生成一个简单的时序逻辑块也不例外。生成的代码能否满足 PPA 指标要求?是否存在安全或可靠性漏洞?实现方式是否直观合理,能否让 RTL 设计师轻松维护?
这些问题是否能随着时间逐步解决?很有可能。这也是我认为 RTL 生成领域的突破性尝试值得支持的原因。但我们不应将这类探索与短期投资回报率(ROI)混为一谈。
RTL 验证领域的机遇
根据同一份威尔逊报告,调试环节占验证工作量的 47%,是实现回报的重要突破口。尽管经过多年研究,调试技术仍未超出调试器集成开发环境(IDE)的范畴 —— 这类工具虽能帮助可视化运行行为,却难以通过问题分类与根本原因分析来缩短调试时间(目前已有部分针对性解决方案,例如时钟域交叉(CDC)违规分类工具)。
一些初创企业(如 ChipAgents、Bronco AI)推出的智能主体调试方法,已展现出良好前景。其中,问题分类筛选(即将回归测试中出现的大量漏洞分配给子团队深入分析)可能是最具价值的贡献。作为工程师,我们往往执着于如何通过自动化解决极端案例的根本原因分析,但实际上,处理大量简单漏洞的分类筛选工作,所耗费的精力可能远超少数异常案例。初步的根本原因定位(例如判断错误源于模块 A 还是模块 B),能够精准锁定大致故障位置,避免工程师浪费时间调试与自身代码无关的问题。
智能主体方法之所以适用于这类分析,主要有两个原因。其一,它能学习资深工程师的问题分类与初步定位思路;其二,凭借智能主体的自主决策能力,它可以运行额外的试验性仿真,以验证或排除初步推测。
这种调试方法建立在多年来不断完善的验证技术与经验之上。即便仅取得部分成功,也能带来显著的投资回报。相比之下,提升 RTL 生成质量需要的投资规模尚未明确,而我们对其部分成功所能创造的价值也缺乏清晰认知。
EETOP编译自semiwiki
邀请报名EDA技术大会 11月28日 上海 免费
特别声明:以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布,本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.