- 1,性能解析
麒麟9010的GB6跑分很早就出来了,据其显示CPU大核IPC性能,较麒麟9000S有23%的提升幅度。
如果是细分跑整数和浮点性能的话,如下两图显示,较麒麟9000S分别为20%和21.7%的进步幅度。
也就是说,本来之前麒麟9000S大核的整数IPC和浮点IPC,还是略弱于骁龙888之大核的存在。
结果麒麟9010一出来,就直接将大核IPC提升至与骁龙8+ Gen1同一水平,同时浮点IPC还实现了超越!
可见这个麒麟9010大核微架构是不简单的,下面就将其与骁龙8+ Gen1的X2微架构比较一下。
- 2,微架构解析
Cortex-X2微架构的前端为8发射宽度,乱序窗口的ROB深度为288,后端整型部分拥有4个整数处理单元。
至于麒麟9010的大核微架构,从已知信息来看,其与X2微架构只有8发射对得上;其它诸如前端的8解码宽度、后端的6个整数执行单元,都明显比X2的微架构更宽。
基于这个微架构特征,这里就要额外引入苹果A14处理器的Firestorm大核微架构,和麒麟9010比较一番。
如上图所示,苹果A14的大核微架构和麒麟9010的大核微架构一样,皆为8解码8发射的前端宽度,其中ROB深度更是高达630(麒麟未知)!
同时两者后端的整数执行单元数量也一样为6个,这样两者的前后端就一样宽了,但最终A14的大核整数IPC较麒麟9010的大核却直接高出31%!
可见在制程工艺的制约下,华为是不可能像果子那样将缓存和ROB堆够的,所以最终其很宽的前后端并不能顺利实现更好的指令级并行性。
- 3,工艺解析
国产工艺之事肯定是不能讨论的,所以最后就来看一下台积电从7nm工艺到5nm工艺,到底有啥收益。
如上图所示,这个整数代升级可以提高约1.84倍的逻辑密度、1.35倍的SRAM密度,同时还能降低30%的同频功耗!说大白话就是,同样的芯片面积可以堆更多晶体管,功耗还更低!
而A14处理器就是基于台积电5nm工艺打造的,也可以说其Firestorm微架构就是基于台积电5nm设计的!
打个比方,有天华子和果子分别在拼同一套积木,但果子的积木体积更小,所以其拼好后可以轻易地将成品塞进小玻璃柜摆起来。
这时候华子看着那个小玻璃柜,心想若用同样的拼法成品肯定是塞不进去的,于是就另辟蹊径舍弃掉一部分积木零件,拼成了其它可以塞进玻璃柜的形状。
那为啥苹果和华为会拼同一套“积木”呢?原来,华为是迫不得已将电脑端的鲲鹏自研核心延伸至麒麟,而苹果则是从A系列顺延至M系列。
特别声明:以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布,本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.