铜互连的路线演进

整个数据中心铜互连的迭代主线，是紧跟两代主流服务器平台的PCIe升级节奏。从PCIe Gen3的8GT/s NRZ，到如今的PCIe Gen7的 128GT/sPAM4 ，速率持续翻倍，带来最直观的变化就是高频损耗快速上升。

在PCIe Gen3~Gen5 NRZ时代，无源DAC是主流；进入PCIe Gen6，行业正式切换PAM4调制，信号对完整性要求陡增，无源铜缆可用距离压缩至1米以内，搭载Retimer芯片的AEC有源铜缆成为AI机柜内中短距离互连的首选。

与此同时，高速连接器也同步迭代，从早期MiniSAS HD到当下主流MCIO高密度互连。展望PCIe Gen7及以后，传统可插拔铜缆逼近物理极限，产业一方面持续优化新一代有源线缆，另一方面推进CPC共封装铜互连，缩短PCB路径、降低端接损耗。整体格局不会出现铜完全替代或者被光全部取代，而是开始用分层部署的方式：极短距离使用铜互连，跨机架长距离采用光互连，铜光长期共存，铜互连的路线演进今天我们一起看看。

数据中心高速铜缆的互连技术演进路线

阶段

Serdes速率

代表方案

有效距离

核心特征

一代

10‑25G NRZ

DAC无源铜缆

1‑7m

零功耗，简单经济

二代

56‑112G PAM4

DAC+ACC有源

0.5‑3m

增加简单信号补偿

三代

224G PAM4

AEC、线缆背板

1‑3m

Retimer重定时，抛弃传统PCB背板

四代

448G PAM‑6

PAM‑6 AEC、CPC共封装铜

0.3‑1.75m

芯片封装直连铜缆，规避PCB损耗

第一阶段：无源直连DAC（‑NRZ）

性价比之王，10-25G NRZ DAC为纯物理铜结构，线缆两端无任何有源芯片、信号放大电路，整机功耗普遍低于0.15W，具备三大不可替代优势：链路时延最低、物料结构最简单、批量采购成本最优。受制于高频铜导体趋肤效应与介质损耗，速率越高，DAC传输上限越短：低速场景可做到数米传输。

- 速率：10G‑25G‑50G‑100G（25G NRZ）

- 代表产品：QSFP+/QSFP28 DAC双轴电缆

- 特点：线缆无源，无信号补偿芯片；功耗几乎为0；

- 传输距离：10G可达5‑7m，25G DAC≤3m，50G DAC压缩至1‑2m

- 应用：传统云数据中心柜内、同机架服务器‑交换机互联 。

第二阶段：PAM4调制，无源DAC遇到瓶颈

进入56G/112G PAM4高速迭代周期后，单纯依靠线材工艺优化的无源直连DAC技术触达物理传输瓶颈。随着单通道速率翻倍提升、信号高频带宽大幅拓宽，铜介质固有的趋肤效应、介质损耗与串扰问题急剧放大，导致传统无源DAC的有效传输距离快速衰减，已无法满足400G/800G数据中心高密度、长链路、高信号完整性的部署需求。行业由此进入“无源极限突破、有源技术补位”的第二阶段铜互联升级周期。

- 速率：112G PAM4（每lane），对应400G/800G

- 矛盾：频率升高，介质损耗、串扰急剧恶化；无源DAC距离大幅缩水

- 无源DAC：112G仅支持0.5‑1m以内，超过1米眼图闭合，PCB背板基本失效。

两条分支：

1）ACC有源铜缆：线缆内部集成信号重驱动芯片，小功耗补偿，把距离拉长至1.5‑3m；

2）Fly‑Over飞线、Cable‑Backplane线缆背板：抛弃传统PCB背板，直接用高速双轴铜缆跨板，规避PCB高频损耗。

第三阶段： 224G PAM4时代，有源铜缆AEC崛起

在112G PAM4调制带来无源DAC传输瓶颈、ACC简易有源方案完成初步补位后，伴随AI算力集群整机柜高密度互联需求爆发，单通道速率进一步迭代至224G PAM4级别，高频信号损耗、通道串扰、时序抖动问题呈指数级加剧。传统无源线缆与仅做模拟放大的ACC方案，已无法满足超高速链路的信号时序修复与完整性稳定要求。行业正式迈入以Retimer重定时、AEC有源均衡、飞线架构革新为核心的第三代高速铜互联演进阶段。

- 速率：224G/lane，对应1.6T模块

- 无源DAC基本退出，仅0.3‑0.5m极短机箱内部可以勉强使用

- AEC有源均衡铜缆：内置Retimer信号重定时器，功耗3‑10W，把224G铜缆拉到2‑3米

- 架构创新：飞线互联、线缆背板成为AI整机柜主流，英伟达NVL整机柜大量采用铜互联，柜内GPU‑GPU高速链路。

PCB传统走线在80GHz以上损耗巨大，1米PCB走线损耗远大于同长度高速铜缆，铜缆取代部分PCB板内互联。

第四阶段： 448G时代，CPC共封装铜互联

24G PAM4驱动AEC有源铜缆与飞线架构成为柜内互联主流方案后，随着算力网络向3.2T超高速迭代，单通道速率迈入448G全新层级，信号奈奎斯特频率突破百吉赫兹。传统链路中的PCB过孔、Stub残桩、介质谐振与链路阻抗不连续等短板被极致放大，常规Retimer架构的AEC有源铜缆传输距离进一步受限，通道损耗逼近传统铜互联架构物理极限。在此技术背景下，行业通过CPC芯片级共封装铜互联架构重构，彻底规避传统背板链路缺陷，正式开启超短距极致低损的第四代高速铜互联时代。

- 速率：448G PAM‑6/PAM‑4，面向3.2T模块

- 挑战：110GHz奈奎斯特频率，普通双轴线缆损耗、连接器stub、过孔反射成为致命短板；普通AEC距离压缩至1‑1.75m以内。

- CPC共封装铜Co‑Packaged Copper：

信号直接从芯片封装引出到高速双轴线缆，绕开PCB过孔与背板；0‑stub设计，消除过孔谐振，最大化降低通道损耗，是448G铜互联的核心路线。

- 定位：机箱、整机柜内超短距离互联；机柜间长距离依然交给AOC/光模块。

整个高速传输产业发展史，从来不是 “光消灭铜” 的零和博弈，而是不同距离、不同速率、不同成本场景下的分工匹配。很多人片面解读 “光进铜退”，认定铜缆只是过渡产物，纵观高速铜互联四代技术迭代，行业整体呈现场景聚焦、有源升级、架构革新、物理受限四大核心趋势。随着Serdes速率从NRZ低速时代迈向224G、448G超高速PAM4时代，传统无源DAC依靠线材优化的演进路径已经触顶，行业通过ACC信号放大、AEC重定时补偿、CPC共封装架构重构，完成了从“纯介质传输”向“芯片+架构+线缆协同”的技术升级。

在应用格局上，行业彻底告别“光进铜退”的传统认知，形成光铜并举、场景分工的长期稳态。铜互联凭借低时延、无光电转换开销、高可靠、低成本的优势，持续垄断AI整机柜Scale-up柜内短距互联场景；而跨机柜、大集群Scale-out长距传输，则由光互联、CPO/NPO承接，实现长短距链路各司其职。

在技术路径上，高速铜互联进入以功耗换距离、以架构换极限的新阶段：速率越高，线缆材料的优化空间越小，信号完整性的提升愈发依赖DSP有源补偿与链路结构创新。伴随224G及以上高频场景普及，传统PCB背板的介质损耗、过孔谐振问题彻底暴露，Fly-Over飞线、线缆背板逐步替代刚性PCB，成为高端AI服务器整机柜的主流硬件架构。

受趋肤效应、高频介质损耗的物理底层规律约束，448G时代后铜缆传输距离持续收敛，技术边界被锁定在单机柜、机箱超短距场景。短期来看，DAC、ACC、AEC、CPC将形成完整产品梯队并行商用；长期来看，铜固柜内、光通全域将成为行业永久格局。

整体演进结论：1.6T时代由AEC+飞线铜缆主导柜内互联，3.2T/448G时代CPC共封装铜将成为极致短距的顶级解决方案，光铜不存在替代关系，只会长期互补共存、分工迭代。

加入”高速铜缆技术讨论群“加客服申请

线束行业参考学习资讯

更多关于最新的线缆行业发展讯息，请关注我们的微信公众号！我们将第一时间搜寻到行业前沿讯息和您一起分享！不做盈利用途，文中观点都是基于公开数据及信息，仅供交流，不构成投资建议。