北大最新成果登Science

来源：市场资讯

（来源：谷粉学术）

在我们的大脑中，每时每刻都发生着无数电信号传输，它们甚至比计算机还要快很多。计算机在模拟大脑皮层信号时，画面永远跟不上现场，就好比直播卡顿，这种延迟在临床手术、机器人控制等场景下是致命的。针对这个问题，北大团队提出了一种新芯片，让计算机终于跟上了大脑的速度。

近日，北京大学集成电路学院杨玉超教授团队，联合中国科学院上海微系统与信息技术研究所宋志棠研究员团队等，在国际顶级学术期刊《科学》发表题为“A sub-10-millisecond neural dynamical system based on phase change memristors”（基于相变忆阻器的亚10毫秒神经动力学系统）的研究成果，在新型神经动力学计算芯片领域取得重大突破。

如何用机器运算模拟人脑思维？

神经动力学+可控存内计算

脑是自然界最复杂的动力学系统之一。无论是脑机接口要实时解析神经状态，还是医学影像要高精度重建脑皮层，都离不开对连续神经形态和动态过程的快速建模。神经动力学系统正是为此而生。它巧妙地将神经网络强大的学习表达能力，与微分方程擅长的“连续动态演化”机制融为一体，能在不完整、带噪声的数据中重建出平滑精确的三维脑结构，应用潜力巨大。

但它有个致命弱点：计算量太大了。其求解过程需要反复进行积分、误差控制和自适应步长搜索。而在传统的计算架构（冯·诺依曼架构）中，存储器和处理器是分离的。在这种模式下，计算过程中产生的海量中间变量，必须像“快递包裹”一样，在存储器和处理器之间来来回回频繁搬运。这种高强度的数据周转，极大放大了延迟和能耗，是实时高保真脑建模的核心瓶颈。

如何在保持高精度连续建模能力的同时，实现低延迟的实时计算？针对这一世界级难题，北大团队成功研制出全球首个基于相变忆阻器的毫秒级神经动力学系统芯片，一举突破了相变型忆阻器长期面临的瓶颈问题，首次将神经动力学系统的单步运算时延大幅压缩至2.12毫秒。

这颗神奇的芯片是如何做到既快又准的？团队的关键法宝，是提出了一种基于相变型忆阻器的“可控存内计算”新范式。传统的数字硬件计算，就像是反复在不同车间之间搬运货物，频繁的读写、乘法运算、缓存访问与数据搬运带来了极高的“开销”。而团队的新方案，则是让数据在“原地”就能高效完成加工。

为了实现这种“原位加工”，团队通过精准调控相变存储器自身的物理规律，即电导漂移与多级电导特性，构建出精准可控的机制。这就好比通过精细调节材料内部的电阻开关，让器件的物理变化过程本身就代表了一定的计算步骤，从而让硬件特性与神经动力学算法系统性地融为一体。

在此基础上，团队成功实现了自适应积分步长的原位搜索，以及多级电导的存内乘累加计算芯片设计。这使得芯片能在原地直接完成复杂的乘法和加法运算，根据运算需求自动微调计算节奏（积分步长）。这种巧妙的设计成功甩掉了传统硬件频繁搬移数据的繁重包袱，让系统同时兼顾了高精度与实时性，为后摩尔时代的计算芯片提供了全新范式。

相关实验结果表明，在执行相同神经动力学运算时，该系统较当前最先进的专用加速器（ASIC）实现3.82~36.27倍速度提升以及11.75~24.73倍功耗降低；在脑皮层表面重建等高保真脑建模任务中，较NVIDIA A100 GPU提速达50.38×~478.18倍。这一成果实现了神经动力学计算的关键突破，它让原本需要耗时“慢算”的复杂任务，变成了毫秒级的“实时在线”操作。这也意味着，未来的脑机接口、大脑数字孪生、神经导航以及神经退行性疾病智能诊疗，终于有了更强大的硬件支撑。

让芯片像大脑神经网络一样思考

基于相变型忆阻器的计算范式

北京大学杨玉超教授研究团队从忆阻器器件物理出发，提出了一条以“可控存内计算”为核心的融合创新路线，实现存算一体芯片领域重大突破。相变存储器具有连续电导演化和多级电导调控能力，其电导状态不仅可以被精细编程，而且能够在特定时间窗口内呈现可预测、可映射、可调控的动态变化。团队抓住这一物理特性，将其与神经动力学系统中的自适应积分过程建立对应关系，使器件本身的电导演化不再只是存储状态的变化，而成为可被精确利用的原位计算过程。

基于这一发现，团队提出了细粒度可控电导演化机制，将积分步长直接编码为相变存储器的电导状态，让器件自身的物理演化来完成步长搜索。使得原本需要由数字电路反复计算、比较和判断的“该怎么走下一步”的过程，被转化为阵列中的物理演化，材料自己就能“摸着石头过河”，直接突破了神经动力学系统半个世纪以来“精度与延迟相互制衡”的核心瓶颈。

为了将理论优势转化为实际性能，研究团队进一步利用相变存储器的多级电导调控能力，构建了高密度的存内计算阵列。他们巧妙地将内嵌神经网络的“权重存储”与“矩阵运算”统一映射到这方寸之间。借助精准的写入校验机制，阵列不仅能稳定记住海量数据，还能在内部直接完成推理计算。

自适应步长搜索和神经网络矩阵运算这两类原本极其复杂、依赖庞大数字电路的核心过程，被彻底“打包”进相变忆阻器的物理系统中。由此，团队打通了从底层器件、中层算法到顶层架构的壁垒，形成了从器件、算法到架构协同设计的“可控存内计算”的新范式。

基于相变器件两种电导可控特性，采用40纳米工艺制造神经动力学芯片，存内计算与步长漂移阵列总面积仅0.28平方毫米，并配备编程脉冲生成电路、模数转换器等外围电路。芯片运行频率为50 MHz，单步积分仅需9级流水，最终实现2.12毫秒的神经动力学单次迭代计算时延，首次将神经动力学硬件系统运行时间推进到毫秒级时代。

值得注意的是，研究团队将该芯片用于大脑白质与脑灰质皮层表面的实时重建以及三维流形网格生成。结果表明，该系统能够生成平滑、闭合、拓扑一致的脑皮层表面，准确刻画复杂皮层褶皱结构，并有效抑制传统神经网络方法中常见的自相交（Self Intersection）和非流形伪影。重建结果在对称表面平均距离（Average Symmetric Surface Distance）和豪斯多夫距离（Hausdorff Distance）等指标上均显示出优势，满足高保真脑结构建模要求。

一种脑科学研究理念的新可能

物理驱动计算的重要启示

这一突破对于脑机接口具有重要启示。未来脑机接口不仅需要读取神经信号，更需要实时理解大脑状态、预测神经动力学演化，并根据反馈进行闭环调控。高保真脑建模能够以毫秒级速度运行，有望为脑机接口提供个体化、动态化、可解释的脑状态模型，使脑机系统从简单信号识别走向实时脑状态建模与智能交互。

在医学场景中，该技术也有望支撑脑数字孪生、术中神经导航、脑皮层实时重建和神经退行性疾病辅助诊断。对于阿尔茨海默症、帕金森病等疾病而言，脑结构和脑功能的细微变化往往具有重要临床价值。该项研究在低功耗硬件上快速完成高保真脑建模，为脑疾病早筛、病程监测和个性化干预提供新的技术路径。《科学》杂志同期针对该工作发表专题观点评述文章（Perspective），高度评价该工作“代表了一种物理驱动计算的理念转变”。

相关工作入选“面向2030北京大学重大培育项目”。该研究得到新基石研究员项目、国家重点研发计划、国家自然科学基金、广东省存算一体芯片重点实验室、深圳市重点产业研发计划等支持。

来源：北京大学