深夜炸响从0到1！中国首台光芯片压印机交付，绕开DUV的路跑通了

各位同仁，2026年6月上旬，中国半导体产业迎来一则凌晨突发通报。

杭州璞璘科技有限公司向深圳力策科技有限公司正式移交一台PL-AS型半导体级真空气浮式纳米压印光刻装备。

该设备系我国首套专为光子集成电路定制研发的纳米压印光刻系统，彻底规避深紫外（DUV）光学曝光路径，成功支撑8英寸光芯片晶圆的稳定批量制造，单片晶圆加工成本压缩至传统DUV工艺的10%水平。

消息一经释放，业内反响强烈。引爆点并非其参数多惊艳，而在于它开辟了一条全新技术范式：不与ASML在DUV、EUV光学平台持续缠斗，转而以“纳米级物理印章”实现结构转印，将光芯片从图纸真正推入产线。

早在2025年8月，该公司已向国内交付首台半导体级步进扫描式纳米压印光刻平台PL-SR，服务于先进逻辑芯片、硅基微显示及三维集成等前沿制程开发。

此次8英寸光芯片量产能力落地，标志着国产纳米压印技术完成从原理验证、装备研制到工程化替代的关键跃迁。

摒弃光学曝光，靠“微纳模具”整面成型

公众初闻“纳米压印”，常本能质疑：这真能担起光刻重任？

纳米压印不依赖光源与投影镜头，而是通过高精度母版（即“纳米模具”）在聚合物层上施加物理压力，实现亚10纳米图形的保真复制。其具备分辨率卓越、工艺简化、产线适配性强、批次一致性优异等突出特性，已被全球多国列为下一代微纳制造核心路径之一。

采用DUV光刻工艺制造光芯片时，面对数十纳米至数微米量级的混合结构，需反复进行涂胶、曝光、显影、刻蚀、清洗等十余道工序，并频繁切换不同机台。

纳米压印则将全部功能图形集成于同一块模板之上，单次压印即可同步复刻全部微纳结构，显著缩短工艺链长，减少界面污染与对准误差，从而提升整体良率。不过，该技术此前亦面临现实瓶颈。

辊筒式压印虽吞吐量大，但线接触导致残余层厚度波动剧烈，难以满足光芯片对光学均匀性的严苛要求；步进式虽定位精准，却受限于逐场曝光模式，产能天花板明显，难支撑万片/月级量产需求。璞璘科技PL-AS设备从底层机理出发，重构了面接触压印范式。

其创新采用“气动悬浮均压”技术，使晶圆全表面受力波动控制在±0.5%以内，残余层厚度离散度低于2纳米，关键线宽分辨能力稳定优于10纳米。

相较辊压工艺的线性接触，气浮式面接触从根本上消除了压力梯度引发的图形畸变；相比佳能等厂商主流步进式方案，全域一次性压印大幅提升了单位时间产出效率，更契合光芯片晶圆级批量制造节奏。

单次压印、全幅成型——光芯片量产的命题，正由“技术可行性”转向“经济可行性”。尤为关键的是，整套系统无需DUV所需的复杂准分子激光源、精密照明模块及多层反射镜组。

设备购置投入、日常运维开支、光刻胶与掩模版耗材支出同步锐减，国内光芯片企业由此摆脱对高价进口光刻装备的刚性依赖，在中端市场乃至部分高端应用场景加速构建自主可控的制造能力。

AI算力井喷，光芯片亟待“轻装上阵”

再先进的装备，终须扎根真实产业土壤。

进入2026年，人工智能训练与推理对带宽、延迟、功耗的极致诉求仍在攀升。从云端数据中心的400G/800G光互连模块，到车载激光雷达的光学相控阵（OPA）芯片；从高速光通信收发器，到硅基光子集成（PIC）互联器件，海量订单正倒逼光芯片制造体系提速降本。

长期以来，国产光芯片产线高度依赖海外DUV光刻设备，供货周期动辄18个月以上，单台采购成本超亿元，直接抬升了无源波导、有源调制器等核心器件的量产门槛。纳米压印技术恰在此供需矛盾最尖锐处破局而出。

经实测验证，8英寸晶圆所产光芯片在波导损耗、耦合效率、调制带宽等关键光电性能指标上全面对标DUV工艺，已通过多家头部光模块厂商可靠性认证，具备规模化商业交付能力。

整线设备投资降低约65%，光刻环节耗材成本下降逾80%，终端光芯片单颗制造成本直降至原工艺的十分之一。这一降幅绝非边际优化，而是实现了从“试产不敢放量”到“订单来了立刻开线”的实质性跨越。

过去，高昂的光芯片成本严重制约国内光互连、智能驾驶感知等下游应用的产业化节奏。如今成本曲线陡然下移，下游客户采购意愿增强，订单密度提升，AI光计算、车载激光雷达等新兴赛道的规模化商用进程有望整体提速。

资本市场已敏锐捕捉这一趋势，A股市场中苏大维格、美迪凯、晶方科技等纳米压印技术关联企业股价活跃度显著上升，资金提前布局新制造范式下的价值高地。

光刻围堵下的“自主新轨”

细究此轮突破，比参数与成本更深远的价值，在于“第二轨道”的正式铺就。

中国半导体产业在光刻环节长期面临的根本性挑战，从来不是技术储备不足，而是“路径被锁死”。ASML的DUV与EUV设备持续受限于《瓦森纳协定》及美国出口管制清单，即便国内团队掌握先进算法或材料工艺，缺乏硬件载体，一切创新皆成空中楼阁。

璞璘科技的技术落地，为受制于光刻设备禁运的本土芯片生态提供了一条可独立演进的新路径。这不是在ASML设定的赛道内追赶，而是在物理原理层面另辟赛道、自主定义规则。

纳米压印装备本身无需DUV级别的超精密光学系统，其核心部件——高平整度模板、气浮平台、真空环境控制系统、纳米级位移反馈模块——均可依托国内成熟供应链实现自主保障，技术安全边界更为清晰。

目前，该技术已在多个典型光芯片场景完成产线级验证：包括18毫米口径大视场光学相控阵（OPA）激光雷达芯片、GaAs/InP等脆性III-V族衬底上的高速光通信传感芯片，以及面向CPO（共封装光学）架构的8英寸硅光晶圆全流程量产验证。

值得强调的是，璞璘科技创始人葛海雄教授师承国际纳米压印奠基人、美国工程院院士周郁教授，其技术谱系兼具学术正统性与工程落地基因，从理论源头到国产转化，脉络清晰、根基扎实。

从华为近期提出的“韬定律”聚焦系统级数据传输与异构集成，到璞璘科技在光芯片制造端的差异化突围，中国半导体正以“多线并进、错位突破”策略应对外部封锁。

这条路的本质，不是用纳米压印去覆盖所有光刻应用场景，而是聚焦光芯片这一对成本极度敏感、且图形重复度高、对套刻精度要求相对宽容的细分领域，率先打通“研发—装备—工艺—量产—商用”的全闭环。

在技术维度，气浮式纳米压印破解了传统压印工艺中均匀性与产能不可兼得的核心矛盾；在经济维度，AI算力爆发驱动光芯片降本刚需，成本压缩至DUV十分之一，正加速松动下游应用的商业化枷锁；在战略维度，当光刻设备进口通道持续收紧，一条不依赖ASML的“国产制造备选通路”已然成型。

该技术路线的底层逻辑极为务实：不追求全面替代DUV，而是在光芯片这个最具性价比突破口的垂直赛道上，率先建立完整、高效、低成本的自主制造体系。

当前，业界对纳米压印的实际效益仍存审慎声音。国际知名半导体分析机构SemiAnalysis指出，其综合成本优势高度依赖于模板寿命、缺陷密度控制、量产节拍稳定性及多层工艺兼容能力等多重变量。

璞璘科技尚未公开披露该设备在客户端的平均良率、月度出货规模及客户复购率等运营数据，其商业化纵深程度仍有待后续季度财报与产业链调研进一步佐证。但迈出这关键一步本身，已具有里程碑意义。

它首次以实证方式宣告：中国完全有能力在不引入任何DUV/EUV光刻设备的前提下，实现高性能光芯片的稳定、大批量、低成本制造。光刻技术这场长跑，我们没有停下脚步，只是换了一条更具韧性的赛道继续竞速。

而这条新赛道的意义，不在一鸣惊人，而在步步为营——先确保路径通畅，再持续拓宽通行能力。各位朋友，您如何看待纳米压印的长期演进潜力？它是否可能在未来十年重塑光芯片乃至部分微电子制造的格局？欢迎留言交流，咱们持续深挖。

信息来源：

#观点创作激励赛#