北京
凌晨三点，你的AI训练任务又崩了——不是算力不够，是内存带宽被榨干了。这种痛，搞大模型的都懂。
一张图看懂：这颗芯片在解决什么问题
Panmnesia这家韩国Fabless公司，名字取自希腊语"全记忆"。他们刚宣布的PanSwitch芯片，本质是数据中心里的「交通指挥官」。
传统架构像单行道：CPU找内存，得绕远路。CXL（Compute Express Link，计算快速链接）技术想打通任督二脉，但缺个能调度全局的交换机。PanSwitch就是来填这个坑的——256通道、PCIe 6.4和CXL 3.2双兼容、延迟压到几十纳秒。
关键突破是PBR（基于端口的路由）。说人话：以前数据得按固定路线走，现在可以抄近道。级联之后，能同时调度几千个设备，内存池化才算真正跑通。
为什么偏偏是这家小公司？
自研控制器+可定制逻辑，这是他们的底牌。大厂做通用方案，Panmnesia赌的是「够专够狠」——延迟数字漂亮，客户能按需改逻辑。
2025年10月已经出样，2026下半年量产。时间窗口卡得准：CXL生态正在从「能用」往「好用」过渡，谁先搞定交换层，谁就能吃下一波数据中心升级的红利。
一个冷观察
芯片行业有个黑色幽默：巨头定义标准，小公司啃硬骨头。CXL 3.2规范2024年才发布，Panmnesia半年后就拿出全功能芯片——这速度本身就在喊话：内存墙的问题，等不及巨头慢慢磨了。
对25-40岁的从业者来说，信号很明确：存算一体的架构变革，已经从PPT走进BOM表。下次面试聊技术趋势，CXL交换芯片的落地节奏，是个能拉开信息差的话题。
256通道、2026H2量产、数十纳秒延迟——三个数字框住了一个确定性趋势：内存不再绑定CPU，数据中心架构要重新画图纸了。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
