RISC-V与虚拟指令技术：奕行智能的创新计算架构探索

在人工智能驱动的Software 3.0 时代，计算架构的革新已成为技术突破的核心命题。OpenAI 创始成员 Andrej Karpathy 首次系统提出 “Software 3.0” 概念，揭示了自然语言提示（Prompts）取代传统代码、大型语言模型（LLM）成为新编程接口的范式转变。这一变革不仅重构了软件开发逻辑，更倒逼硬件架构进入以 AI 需求为导向的 3.0 时代。如何构建兼具效率与通用性的下一代计算架构？奕行智能提出的 RISC-V 与虚拟指令技术融合方案，为这一命题提供了突破性答案。

近日，奕行智能联合创始人、COO 杨宜博士在第五届 RISC-V 中国峰会发表题为《RISC-V 与虚拟指令技术结合打造创新的计算架构》的主题演讲，深入探讨如何通过 RISC-V 指令扩展与虚拟指令技术的创新结合，应对 AI 时代计算架构的核心挑战。针对传统 ASIC 的僵化与通用处理器的低效这一行业痛点，该公司揭示了一种突破性解决方案 —— 通过指令集层面的创新，实现 AI 计算效率与编程灵活性的革命性平衡，为下一代 AI 计算架构指明了发展方向。

Hardware 3.0 的核心矛盾与解决方案

硬件架构的演进与之形成镜像呼应。从CPU主导的Hardware 1.0到GPU/NPU支撑的Hardware 2.0，再到当前以领域专用架构（DSA）为核心的Hardware 3.0，计算平台始终围绕软件需求迭代。大模型时代催生的TPU、存算一体芯片及GPU的DSA化设计（如NVIDIA Tensor Core），均体现了硬件对AI计算特性的深度适配。然而，传统CPU/GPU在算力利用率上的局限性，与专用AI芯片难以适应算法迭代的矛盾，成为Hardware 3.0必须突破的核心痛点。

针对Hardware 3.0，杨宜博士指出，AI计算属于领域特定范式，其核心在于通过提升算力利用率实现硬件效率的最大化。但与此同时，模型的多样性以及海量用户的编程需求是必须面对的现实，因此在领域内兼顾通用性与专用性成为核心诉求。

“算力的利用率并非仅指程序运行时可加载的计算单元占比，还包括能让多大比例的用户便捷使用。从这一角度而言，计算效率与通用性并非对立关系，而是一体化的‘用户诉求’。” 杨宜博士进一步解释道。

在AI处理器的构建过程中，面临着多重挑战：AI 计算架构设计耗时较长，从零开始构建需经历复杂的技术决策与优化过程，周期相对漫长；指令系统打磨周期久，从零开始打造一套获得产品与生态认可的指令系统，需要大量时间进行验证与完善；AI 编译软件落地周期长，从零开始研发后端编译软件并使其达到成熟商用水平，需经过长时间的调试与优化；生态兼容存在难题，自主构建的指令系统要获得广泛的生态支持，这一过程门槛较高且存在不确定性。

RISC-V 与虚拟指令技术的创新结合

面对上述挑战，奕行智能决定采用RISC-V + RVV来构建 AI 计算架构。杨宜博士阐述了这一选择的考量：RISC-V 具备开放性与模块化设计特点，能够灵活定制专用 AI 加速指令集，这对构建领域特定架构（DSA）大有裨益；同时，其精简架构降低了芯片设计门槛，可助力企业实现快速迭代。

“奕行智能将 RISC-V 作为架构创新的基础底座。其开放的指令集支持定制 AI 专用扩展，而 RVV 可变长向量指令能直接适配张量计算，向量掩码机制则可直接支持稀疏矩阵运算。更关键的是，RISC-V 的生态正日趋成熟 ——LLVM、GCC 等主流编译器已支持该架构，主流 AI 框架也在积极适配 RISC-V 平台，这为我们的产品快速落地提供了有力支撑。” 杨宜博士补充道。

关于DSA 的指令路径选择，杨宜博士结合奕行智能的 EVAMIND™ AI 内核，深入剖析了 RISC-V 指令扩展与虚拟指令技术（VISA）的创新性结合。

VISA 是奕行智能独创的中间层，介于 AI 编译器与后端编译之间：它既是一套软件的中间层封装，也是 EVAMIND™内核硬件中可真实乱序发射的宏指令，通过在硬件 ISA（指令集架构）之上抽象出的一套统一虚拟 ISA 实现。VISA 的核心作用，是解决 AI 计算架构演进中的三大关键问题：硬件与算子、编译器等软件栈深度耦合，相互制约彼此演进；AI 处理器设计中难以平衡通用性与专用性需求；AI 编译的中间表达（IR）在下降过程中，从张量到细粒度 SIMD 的过渡过于陡峭，导致优化机会流失。

杨宜在技术分享中详细阐释了EVAS 架构的创新设计：该架构通过 VISA 体系中的细粒度硬件指令实现粗粒度 VISA 算子，每个算子内部采用软件流水、循环展开等优化手段确保性能表现。这种设计使 AI 编译层只需聚焦算子级调度，大幅降低指令发射复杂度。

架构创新体现在两大核心特征：一是跨单元调度，在DSA 异构计算单元间，具备张量语义的虚拟指令（VISA）实现乱序调度，强化 AI 专用属性；二是指令分解执行，结合 RISC-V RVV 微指令，将 VISA 宏指令拆解为图灵完备的细粒度微指令执行。

“VISA本质是由标量核硬件发射的宏指令，但其内部集成高效优化的软内核，这种软硬协同设计在保证专用计算效率的同时，显著提升编程体验。” 杨宜补充道。

在EVAMIND™内核中，各组件分工明确：标量引擎承担整个系统的协调与控制工作；VISA 调度器负责保障粗粒度宏指令的编排及乱序发射；张量引擎专门处理矩阵运算和张量计算；4D 加速引擎则负责核内外的数据搬运，以及随路激活、reduce 运算、4 维矩阵变换与各类转置操作；此外，RISC-V RVV 向量引擎提供了 AI 专用的硬件扩展，可确保细粒度微指令的高效执行。

依托EVAMIND 架构，奕行智能即将推出新一代智算芯片。该产品支持INT4/8 与 FP8/16/BF16 混合精度计算，尤其在 FP8/INT4 原生支持上实现 2-4 倍吞吐提升。通过多维并行计算与流水线掩盖技术，可最大化计算资源利用率。杨宜强调：“这款芯片将为大模型时代提供高效、灵活的混合精度计算解决方案。”

展望未来

在AI 技术快速发展的浪潮中，计算架构正迎来全面升级的关键阶段。奕行智能通过创新性的软硬协同设计理念，为解决 AI 计算领域的核心矛盾提供了全新思路。

未来，奕行智能将继续深化RISC-V 生态建设，推动虚拟指令技术标准化，与更多产业伙伴携手构建开放、高效的 AI 计算生态系统。在 Software 3.0 时代，只有通过持续的技术创新和架构突破，才能真正为数字经济发展注入强劲动力。正如杨宜博士所展望的：“我们正站在 AI 计算架构变革的历史节点上，RISC-V 与虚拟指令技术的创新结合，将重新定义下一代智能计算的发展方向。”

- End -

芯榜成立于 2015 年，是半导体垂直领域产业媒体，全网粉丝量超 100 万。其聚焦芯片产业，发布专业榜单，提供多样化服务，如举办峰会活动、原创内容访谈、开展研究咨询等，致力于成为智能数字服务平台，推动半导体及硬科技产业发展。