下一代EUV光刻，有多贵？

如果您希望可以时常见面，欢迎标星收藏哦~

如果说台积电是特朗普总统所说的“世界上最重要的公司”，那么 EUV 光刻设备无疑是“世界上最重要的机器”。这是否意味着 SPIE 先进光刻与图案技术会议 (SPIE Advanced Lithography & Patterning) 成为了世界上最重要的会议？并非完全如此，但它至少是一个了解 EUV 和先进逻辑领域最新进展的好机会。

本报告将介绍今年大会的技术亮点及其市场影响。高数值孔径 (HDNA) 是本次大会的主要议题，因为客户（英特尔）的设备正在大规模生产晶圆。诸如图案成形（AMAT Sculpta 和 TEL Acrevia）和定向自组装等互补图案化技术正在蓬勃发展。ASML 本身也已进入下一个主题：CFET 时代的超高数值孔径 (HyperNA)。

High NA EUV的制造准备情况

本次大会的亮点主题演讲由英特尔的史蒂夫·卡森 (Steve Carson) 发表，内容是关于其两台已安装完毕的高数值孔径 EUV 光刻机的制造准备情况。回顾一下，英特尔已全力投入高数值孔径 EUV 光刻机，一年多前就安装了第一台出货的光刻机 EXE:5000，并在不久后接收了第二批光刻机，以便在竞争中抢占先机，积累早期经验。

英特尔显然将High NA EUV视为其推出14A节点产品战略的关键组成部分，尽管他们曾表示14A节点仅需Low NA即可实现。目前，两台已完全安装的设备已累计曝光了3万片晶圆，因此他们目前处于最佳位置，可以评估这款新型光刻机在制造环境中的可行性。他们的目标是以创纪录的速度，推出一条采用新型High NA EUV系统的开发试验线，避免Low NA EUV带来的产能爬坡缓慢问题。

英特尔和 ASML 合作开发了多项首创的新型扫描仪（scanner）技术。扫描仪的常规制造流程是在 ASML 费尔德霍芬工厂进行组装，并根据客户和 ASML 商定的规格对组装完成的设备进行测试。之后，设备会被拆卸并运送到客户的晶圆厂进行安装和重新组装。而首款高数值孔径设备则跳过了工厂集成和测试环节，直接在英特尔进行测试。

这项技术在首台新扫描仪上从未实现过，也前所未闻——高数值孔径扫描仪与低数值孔径扫描仪有着显著的不同。ASML 和英特尔在此过程中密切合作，因为许多关于如何启动和提高设备可靠性的程序和方法都是首次接触。

然而，单凭一台功能齐全的扫描器，仅仅是高数值孔径难题的冰山一角。这条试产线还需要工艺、光罩（掩模版）和光学邻近校正 (OPC) 等技术，才能在紧迫的 14A 时间表内准备就绪。这尤其困难，因为所有四个要素相互依存，这意味着开发必须按顺序进行。英特尔被迫在这方面进行创新，并尽可能地实现并行化。

工艺部分包括光刻胶，英特尔同时使用了LowNA NXE系统和伯克利的微场曝光工具来表征和筛选用High高NA的光刻胶。将图案从光刻胶转移到底层材料堆栈的蚀刻工艺通常也在这个阶段决定。

OPC 是一套复杂的软件套件，用于将芯片设计转换为光刻掩模版上的复杂形状。通常，OPC 模型会使用实际的扫描仪、POR（process of record）光刻胶和蚀刻剂进行校准，以打印真实的晶圆。器件掩模版的 OPC 模型（通常称为“keyword”）需要了解许多工艺细节。它们包含一个蚀刻偏置表，因此，必须首先开发并表征蚀刻工艺。新扫描仪特有的、针对特定照明光瞳的通距偏置，也针对新的光刻胶进行了表征。

但当时HighNA扫描仪尚未面世。因此，英特尔开发了一种无需真实晶圆数据即可校准OPC模型的新方法。他们采用了模拟和低NA曝光相结合的方法，并利用这些曝光数据进行外推，最终调整High NA OPC模型。由于OPC模型在没有晶圆数据校准的情况下精度会很差，因此通常不会采用这种方法，但英特尔证明了这是可行的。

OPC 模型对于高数值孔径光罩的制作至关重要，因为高数值孔径光罩具有更小的特征尺寸和新的变形设置，而低数值孔径光罩则不然。由于 OPC 模型不再是关键路径，光罩可以及时生产，以满足扫描仪的认证要求，并几乎立即投入试产线。传统上，这一过程在扫描仪验收后需要数月时间，而英特尔和 ASML 将其缩短至几乎为零。对于一项全新的扫描仪技术而言，如此短的启动时间是前所未有的。

高数值孔径成像结果

安装好扫描仪并准备好光罩后，英特尔便可以对该设备进行性能测试。光源功率和可靠性等基本指标远超新扫描仪系统的目标。光源功率达到了目标值的110%，这是新EUV系统首次超越初始目标值。相比之下，NXE:3300开发设备在首次出货时仅为目标值的15%，而NXE:3400B生产系统仅为目标值的50%。ASML实际上已经领先于其光源路线图。可靠性达到了85%，也显著优于处于同一开发阶段的任何先前系统。

套刻性能（Overlay performance）令人印象深刻——0.6纳米的套刻精度与低数值孔径（NA）工具对准。这种跨多种工具的卓越性能通常被认为是理所当然的，但却是 ASML 独特之处的一部分。它使芯片制造商能够灵活地混合搭配各种工具组合，并获得良好的效果，而无需将关键层限制在同一工具甚至同一晶圆卡盘上。竞争对手在这方面落后数纳米。

这一overlay结果足以让英特尔和 ASML 宣布，高数值孔径 (NA) 对缝合区域（stitched fields）没有任何影响。这一直是个大问题，因为高数值孔径的光学元件会限制区域大小，因此像 GPU 这样的大型芯片需要缝合。尽管他们已经声明，但无晶圆厂客户是否会接受缝合芯片仍是一个悬而未决的问题。至少在缝合区域可能会存在设计规则限制。

关于光刻胶厚度的共识是，高数值孔径光刻技术需要更薄的薄膜涂层，这会影响所需的光学焦深。英特尔能够对这一影响可制造性的关键工艺参数进行评估。新型高数值孔径设备的聚焦控制性能优于低数值孔径 NXE 系统，并满足目标规格。

除了核心光刻性能外，英特尔还分享了金属层和接触孔层的早期器件数据。这两个层都是14A光刻工艺的关键层，High NA EUV技术可能决定良率。对于金属层，本次比较使用了单次High NA曝光来取代现有的金属化方案，该方案包含三次Low NA曝光，总共超过40个工艺步骤。

值得注意的是，low NA工艺采用间距分割（pitch splitting）和自对准双重曝光（SADP）技术，以突破LowNA EUV单次曝光的限制。英特尔将其称为自对准光刻蚀刻（SALELE：self-aligned litho-etch litho-etch）。SADP需要许多工艺步骤，因为它依赖于原子层沉积（ALD）和一系列蚀刻工艺将金属间距分割成所需的几何形状。另外两次EUV曝光用于切割掩模版，用于修整间距分割造成的线条，并对较大间距的金属特征进行图案化。High NA工艺则用一次曝光和更少的工艺步骤取代了所有这些步骤。

High NA单次曝光SEM图像，图案转移后，用于1x金属布线

对于接触孔 (CH：contact-hole) 层，英特尔分享了良率数据，显示高数值孔径 (NA) 工艺的良率与现有的低数值孔径 (LELE：low-NA multi-patterning) 多重曝光工艺的良率相似。需要指出的是，早期用于测量层健康状况的掩模版在提供理想结果方面表现不佳。通常，需要多次迭代 OPC 和掩模版旋转才能获得实时良率信号。因此，在现阶段，高数值孔径工艺与成熟工艺之间的良率相当，令人印象深刻。

他们没有透露Low NA掩模步骤的数量，也没有透露工艺步骤的总数。我们假设，在最终蚀刻转移和金属化之前，会将两遍Low NA掩模存储在硬掩模中。

最后，英特尔呼吁大家积极投入新的掩模基础设施建设，并大胆宣布其两款高数值孔径 EUV 系统现已“投入生产”。“投入生产”指的是在经过验证的工艺上运行测试晶圆，而非高数值孔径光刻机正在运行商业产品。

这里使用的已验证工艺很可能是 18A，因为它正处于开发的最后阶段，并与潜在客户进行掩模版流片，工艺步骤基本已确定。这为将一个或多个关键层替换为高数值孔径 (NA) 的实验提供了一个便捷的基准。与目前已充分表征的 18A 低数值孔径 (NA) 的 POR 进行比较，可以为 14A 的开发提供宝贵的反馈。

这一概念也用于测试许多新技术，以便在量产前进行验证。以7nmlow NA EUV为例，它被用来在成本合理之前获取良率经验。当时的初始光源功率太低，无法使EUV与DUV四重图案化技术竞争。

High NA光刻的成本

ASML 最新的高数值孔径系统 EXE:5000 重达惊人的 150 公吨，造价接近 4 亿美元。其价格几乎是低数值孔径系统的两倍，这直接导致更高的运营成本，最终导致晶圆成本的增加。

正如我们在关于High NA与low NA多重曝光的报告中所讨论的那样，设备选择取决于成本。虽然降低复杂性是好事，但并非在所有情况下都更便宜。这正是英特尔演讲中忽略的一点。它比Low NA LELE或SALELE更便宜吗？

鉴于他们正在“生产”中，并将分支High NA运行路径与这些替代方案进行直接比较，他们一定知道答案。英特尔、imec和IBM都在推动在14A节点采用High NA；然而，过早地投入大量扫描仪来运行生产线（耗资数十亿美元）可能与过晚地投入新的支持技术一样有害。

SPIE 组织者习惯于将最重要的演讲安排在周四下午，其中一场演讲由来自 IBM 的 Luciana Meli 主持，她发表了唯一一场关于 150 吨重大象的演讲——High NA 是否具有成本效益？

IBM 基于仿真以及他们在 Veldhoven High NA EUV 实验室的工作，提出了几项关键发现。首先，他们确定了用单次High NA 曝光替代多次Low NA 曝光，最可能带来益处的 14A 层：

他们的成本分析集中在 SALELE 上，因为它具有最高的成本节约潜力，可以用一次High NA 曝光代替三到四次Low NA 曝光。此处的详细信息填补了英特尔谈话中遗漏的一些关键问题。首先，SALELE 中的工艺步骤数大约是High NA 单次曝光所需步骤的两倍。回想一下，英特尔表示，对于他们的三掩模工艺，SALELE 大约有 40 个工艺步骤；因此，High NA 模块中的步骤数仍然很重要。对于成本，IBM 声称四掩模 SALELE 工艺比单次High NA 曝光的成本高 1.7 到 2.1 倍。这个结果并不令人惊讶，但却是一个很好的成本数据点——预计High NA 单次曝光将比三倍或四倍Low NA 曝光更便宜。

然而，IBM 也帮助我们验证了我们关于High NA 与low NA 双重曝光的模型，表明Low NA 方案更便宜。他们的数据显示，单次High NA 曝光的成本大约是单次Low NA 曝光的 2.5 倍。这有力地表明，除非将三个Low NA 掩模版缩减为一个High NA 掩模版，否则High NA 的任何单次曝光成本优势都不会显现。

IBM 演示中另一个有趣的发现是，High NA 单次曝光的金属工艺可能难以满足金属点对点 (tip-to-tip) 的设计目标。需要注意的是，low NA SALELE 工艺在这方面表现出色，它采用专用的切割掩模来定义点对点 (tip-to-tip) 的特征。IBM 建议采用定向蚀刻工艺技术（例如应用材料公司的 Sculpta 工具）来弥补这一缺陷——下文将详细介绍图案成形技术。

高数值孔径 6 x 12 英寸掩膜

英特尔全体会议演讲的最后一张幻灯片呼吁大家积极推广大型高数值孔径掩模版。他们一直在强调这一点，理由充分：一个6 x 12英寸的掩模版，是长期以来行业标准的6 x 6英寸掩模版的两倍，将使扫描仪的生产效率提高23%到50%。

6 x 12英寸掩模版可提高吞吐量，并消除高数值孔径场拼接问题

它支持全场曝光，消除了拼接问题，同时提高了吞吐量。假设扫描仪成本合理增加，这将显著影响关键层的经济效益，使其明显有利于高数值孔径。

英特尔呼吁用户采用更大尺寸的高数值孔径掩模版，以提高生产效率并降低成本

尽管英特尔和其他公司表示，大型掩模版在掩模生态系统中尚未遭遇重大挑战，但真正的转折点实际上取决于 ASML。尽管首席执行官 Christophe Fouquet 去年在 SPIE EUV 大会上的全体会议对大型掩模版持积极态度，但该技术当时并未列入路线图，公司也未正式宣布能够或将要开发该技术。今年，ASML 在全体会议上更进一步，表示更大的“生态系统正在进步”，“影响研究正在进行中”，并且该技术可能在“未来十年初”的某个时候推出。

ASML承认了生产大型掩模版的可能性

这并非小改动。自20世纪80年代投影光刻技术问世以来，6 x 6英寸的掩模尺寸就一直是标准尺寸。所有工装：毛坯制造、光刻胶涂覆、电子束写入、掩模清洁、晶圆厂处理等等，都必须根据新的掩模尺寸进行重建。这相当于将晶圆尺寸从200毫米提升到300毫米（十年前尝试升级到450毫米失败了）。这个时间线肯定超出了14A节点的工艺提升范围。

对于 ASML 来说，6×12 英寸掩模版与其核心 EUV 系统战略相悖。ASML 希望将 NXE、EXE 以及未来的超高数值孔径 (Hyper-NA) 系统整合到一个通用平台上，以简化生产流程，其中一项改进就是光罩平台和处理系统。大型掩模版需要对这些模块进行重大改动，并可能破坏通用性。

未来的EUV光刻机将迁移至通用平台

大型掩模版也不符合 ASML 的经济利益。如果要在两台常规高数值孔径掩模版光刻机和一台大型掩模版光刻机之间做出选择，那么销售两台完整的光刻机可能会为 ASML 带来 2 亿到 3 亿美元的额外收入。开发大型掩模版光刻机对客户来说非常有利。

High NA EUV：以14A还是10A插入？

在14A工艺下，High NA仅在少数金属层中具有成本优势，而英特尔工艺中它可以取代三层光罩。需要注意的是，台积电在其A14工艺中并不一定使用三重EUV曝光，这是英特尔独有的。英特尔指出，在其他层中，它提供了设计灵活性和工艺简化——这些优势与成本无关。

仅仅为了降低三层的成本，就值得冒着提前引入新技术的风险吗？虽然成本确实降低了，但相对于大约100层的整体芯片工艺而言，它所占的比例很小。英特尔甚至公开表示，即使没有High NA，14A工艺也是可行的，尤其是在客户有需求的情况下。但目前大多数迹象都表明，英特尔会在14A工艺的关键层级采用High NA。该公司内部的惯性可能过于强大，现在很难改变方向。如果6 x 12英寸掩模版能够为潜在的10A工艺做好准备，从而带来非常有利的经济效益，那么英特尔可能会从早期采用中获益。目前，它在High NA方面的学习和专业知识远远领先于竞争对手。

金属氧化物光刻胶

近年来，金属氧化物光刻胶 (MOR：Metal-oxide resist ) 一直是“下一个” EUV 光刻胶平台。与成熟的有机化学放大光刻胶 (CAR：chemically amplified resists ) 相比，MOR 光刻胶提供了更优的分辨率-线宽-灵敏度 (RLS：Resolution-LER-Sensitivity) 性能。由于 EUV 受光子限制，因此灵敏度和线宽粗糙度（或 CD variance）尤为重要。在 13.5nm 波长下，光源发射的光子相对较少，但相对于 DUV 波长，其功率要高得多。剂量灵敏度的微小改进可能会对吞吐量产生重大影响，从而影响运营成本。

然而，与任何新技术一样，光刻胶平台的变革需要巨大的动力才能引发全行业的采用。对于现有节点而言，其优势不足以引发变革。

RLS 光刻胶性能权衡概念

随着高数值孔径 (NA) 的引入，MOR 的时代似乎终于到来了。焦深也是关键驱动因素之一，因为它会随着数值孔径 (NA) 的平方而减小；这意味着高数值孔径扫描仪的焦深非常小。景深 (DoF) 还会受到照明光瞳的影响，必须针对特定图案进行优化才能产生最佳图像。遗憾的是，针对越来越小的图案的最佳光瞳通常会降低景深。透镜数值孔径和照明光瞳的共同作用都会降低焦深，从而达到一个临界点，届时将不可避免地产生非常薄的光刻胶膜。

光刻胶厚度必须小于焦深，以便图像在整个光刻胶高度上都能聚焦，否则光刻胶中形成的图案质量会很差。这正是薄型MOR光刻胶优于薄型CAR光刻胶的地方。传统的CAR光刻胶平台利用有机丙烯酸聚合物主链（碳-碳链）作为阻挡蚀刻的基础，从而将图案转移到硬掩模版，例如氮化硅(SiN)。薄型有机聚合物薄膜不具备足够的抗蚀刻性，无法承受图案转移；然而，金属氧化物光刻胶具有更好的蚀刻选择性，可以将图案转移到大多数硬掩模膜中。因此，MOR光刻胶比CAR光刻胶具有更佳的光学和蚀刻性能。

随着焦深减小，光刻胶厚度成为一项挑战

以通孔为例，通孔是一种图案紧密的孔，将用金属填充以形成金属层之间的互连，其交叉点似乎在 30 纳米间距左右。从现在起约 2 个节点后，在 A10 工艺中，通孔可能会缩小到这个间距。这符合我们对何时引入高数值孔径 (NA) 具有经济性的预期。换句话说，对于少数关键层（例如金属和通孔），同时采用 MOR 和高数值孔径 (NA) 可能是合理的。今年大多数包含高数值孔径曝光数据的 SPIE 论文都使用了 MOR 而不是 CAR。

正在进行的更多研究将决定光刻胶的未来之战。MOR 将采用湿法还是干法涂布和显影工艺尚待确定。TEL 在这方面占据主导地位，其湿旋涂和湿法显影工艺均为当前标准，工艺流程在其 Track 设备中完成。Lam 则试图通过干法光刻胶沉积和蚀刻显影工艺在关键层占据市场份额，这两项工艺均在其设备中完成，与传统的光刻机不同。

以上都是值得关注的地方。

Hyper NA，未来目标

展望未来，还有下一代EUV光刻机——Hyper NA EUV光刻机。

2023年，时任ASML 首席技术官 Martin van den Brink 在公司当年的年报中写道：“NA 高于 0.7 的超高数值孔径无疑是一个机遇，并且从 2030 年左右开始将变得更加明显。” “它可能最适用于逻辑芯片——而且它需要比 [高数值孔径 EUV] 双重曝光更经济实惠——但它也可能为 DRAM 带来机遇。对我们来说，关键在于超高数值孔径正在推动我们整体 EUV 能力平台的改进，以降低成本并缩短交付周期。”

ASML 目前的 EUV 设备由低数值孔径 (NA) 型号组成，其光学元件数值孔径 (NA) 为 0.33，可实现 13.5 纳米的临界尺寸 (CD)。这足以通过单次曝光图案化实现 26 纳米的最小金属间距和 25-30 纳米的近似互连间距。这些尺寸足以满足 4 纳米/5 纳米级生产节点的需求。然而，业界需要 3 纳米的间距达到 21-24 纳米，因此台积电的 N3B 工艺技术旨在采用低数值孔径 EUV 双重图案化技术来打印尽可能小的间距。这种方法被认为成本非常高昂。

具有 0.55 NA 光学元件的下一代High NA EUV 系统将实现 8nm 的 CD，这足以打印约 16nm 的最小金属间距，这对于 3nm 以后的节点很有用，并且预计即使对于 1nm 也足够好，至少根据 Imec设想的数字。

但金属间距将进一步缩小至1纳米以下，因此业界将需要比ASML高数值孔径设备更先进的设备。这促使我们开发出具有更高数值孔径投影光学系统的超数值孔径（Hyper-NA）设备。Martin van den Brink证实 ，他们正在研究超数值孔径技术的可行性。不过，目前尚未做出最终决定。

增加投影光学系统的数值孔径是一个昂贵的过程，涉及对光刻工具的设计进行重大改变。具体来说，这包括机器的物理尺寸、开发许多新组件的需要以及成本增加的影响。ASML 最近披露，低 NA EUV Twinscan NXE 机器的成本为 1.83 亿美元或更高，具体取决于配置，而 High NA EUV Twinscan EXE 工具的价格为 3.8 亿美元或更高，具体取决于配置。Hyper NA 的成本会更高，因此 ASML 必须回答两个问题：它是否可以在技术上实现，以及对于领先的逻辑芯片制造商来说是否具有经济可行性。

只剩下三家领先的芯片制造商：英特尔、三星和台积电。总部位于日本的 Rapidus 尚未发展成为可行的竞争对手。因此，虽然需要hyper NA EUV 光刻技术，但它必须是合理的价格。

“Hyper-NA 的引入将取决于我们能够降低成本的程度，”Martin van den Brink曾表示 。“我曾多次走遍全球，与客户探讨 Hyper-NA 的必要性和可取性。最近几个月，我逐渐确信并了解到，客户希望进一步降低分辨率，因此 Hyper-NA 有可能用于逻辑和内存芯片的量产。这将在未来十年左右实现。但最终取决于成本。”Martin van den Brink在2023年的采访中提到。

https://semianalysis.com/2025/04/14/spie2025/

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4095期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦