FD-SOI，走向7nm

如果您希望可以时常见面，欢迎标星收藏哦~

来源：内容由半导体行业观察（ID：icbank）综合自electronicweekly，谢谢。

今天，位于格勒诺布尔的法国研究实验室 CEA-Leti 宣布在欧洲建立一条基于 10nm 和 7nm FD-SOI 的数字、模拟和射频集成电路试验生产线。

这条名为 Fames Pilot Line 的生产线将为 OxRAM、FeRAM、MRAM 和 FeFET 嵌入式非易失性存储器；射频开关、滤波器和电容器；直流-直流转换器的集成电感器；以及异构和顺序 3D 集成创建制造工艺。

据之前报道，根据法国政府制定的蓝图，法国资讯技术电子研究所(Laboratoire délectronique des technologies de linformation, CEA-Leti)计划在五年内投资逾5亿欧元开发完全空乏型硅绝缘层金氧半电晶体(FD-SOI)技术，以确保该国在半导体领域之自主权，同时呼应欧盟之要求，善用是项技术优势推行生态与数位转型，并以10纳米FD-SOI芯片为主要目标，盼借此满足汽车、手机产品及物联网等领域对产品性能与能效日益提升之要求。

此投资案将兴建一座占地2000平方公尺之专用无尘室，预计于2025年初开始营运，此外欧盟可望亦将相应出资，以达所需临界规模，顺利促进研发直至实现工业化；其技术转移之主要对象将为STMicroelectronics与GlobalFoundries位于法国东南部Crolles之共有超级半导体晶圆厂( méga-fab )，负责量产先进FD-SOI电路。

CEA-Leti 首席技术官 Jean-René Lèquepeys 表示：“通过集成和结合一系列尖端技术，Fames Pilot Line 将为颠覆性的片上系统架构打开大门，并为未来的芯片提供更智能、更环保、更高效的解决方案。”

Fames 联盟中除了 CEA-Leti 之外，还有另一家伟大的欧洲半导体研究实验室 Imec，以及：Fraunhofer Mikroelektronik（德国）、Tyndall（爱尔兰）、VTT（芬兰）、Cezamat WUT（波兰）、UCLouvain（比利时）、Silicon Austria Labs（奥地利）、SiNANO 研究所（法国）、格勒诺布尔 INP-UGA（法国）和格拉纳达大学（西班牙）。

CEA-Leti 表示：“从材料供应商和设备制造商到无晶圆厂公司、EDA、IDM、系统公司和最终用户，至少有 43 家公司正式表示支持 Fames。该试点生产线将通过每年公开招标和应要求的方式向所有欧盟利益相关者开放，包括大学、RTO、中小企业和工业公司，以及所有志同道合的国家，并遵循公平和非歧视性的选择程序。”

资金将来自参与成员国和“Chips JU”，后者是推动欧洲先进半导体制造的欧盟机构。

“Chips JU 旨在成为关键领域公私合作的催化剂和典范，”其执行董事 Jari Kinaret 解释道。“这条试验生产线将推动关键半导体技术的发展，并促进欧洲多方参与者之间的合作。”

除了这条FD-SOI试验线外，Chip JU还将资助一条2nm及更小IC制造技术的试验线。

将 FD-SOI 缩小到 7 纳米

在《芯片法案》出台前的磋商阶段，欧盟向微电子研究领域的三大领军机构——CEA-Leti、imec 和 Fraunhofer 询问如何支持欧洲实现到 2030 年产量翻番的目标，并征求他们对战略路线图的建议。他们的建议包括在法国格勒诺布尔建立一条全耗尽绝缘体上硅 (FD-SOI) 试验线，以帮助将 FD-SOI 工艺技术扩展到 10 纳米。

如果可以瞄准更远的目标，为什么要将目标定在 10 纳米呢？欧盟委员 Thierry Breton 提出了更高的要求，建议将 FD-SOI 缩小到 7 纳米。批评声四起，但他坚持了下来。

Breton去年 9 月在位于格勒诺布尔附近贝尔南的 Soitec 碳化硅晶圆厂落成典礼上表示：“如果我们立志实现这一目标，并在欧洲层面共同实现这一目标，我们就能实现目标。”

“作为芯片法案的一部分，我们已拨出资金资助三条试验生产线，其中包括一条价值 10 亿美元的 FD-SOI 试验生产线，我们将能够在该生产线上进行所有可能的测试，”他告诉大会。“我们将帮助你们实现 10 纳米以下甚至 7 纳米的工艺，因为你们必须为未来的市场做好准备。”

提高功率半导体的能源效率被视为实现碳中和的关键。CEA-Leti 声称 FD-SOI 比固体硅上的等效晶体管快 25%，能耗降低高达 40%。

FD-SOI 起源于格勒诺布尔地区，20 多年来一直是 CEA-Leti 的主要研发重点。该技术在硅衬底上使用超薄绝缘层和非常薄的硅膜来更好地控制晶体管行为。该架构还能够在操作过程中动态调节开关速度，在速度不太重要的情况下提供优化功耗的有效方法。由于其平面结构，FD-SOI 的制造复杂度低于 FinFET。

Breton表示，欧洲只投资研究、将生产转移到海外的时代已经一去不复返了。《芯片法案》将直接资助或授权资助整个半导体价值链上具有竞争力的欧洲工业基地。

但保护欧盟内部市场和产业价值链需要的不仅仅是资金。“我们将能够提供财政支持，但我们需要突破性技术，”Breton说。“我们将帮助你承担风险，因为市场就在那里，我们不能把它留给台湾和美国。”

我们绝不能天真。任何政界和产业界的联盟最终都会演变为权力斗争和仲裁，以维护各自派系的利益并保持价值链的运转。

欧盟对技术主权的追求并不意味着孤立主义、保护主义或自由贸易的终结。它旨在促进与志同道合的国家和战略伙伴的更多双边合作。它还旨在实施产业政策、创造足够的工业能力（如巨型工厂）并在价值链的每个层面进行投资。

“我们的使命不是在这里（欧洲）做所有事情，而是保持我们的战略自主权，”Breton说。“项目将会出现。今天，我们在欧洲有 65 个项目正在筹备中，价值超过 1000 亿欧元。”

作为《芯片法案》的一部分，欧盟将在未来七年内通过“欧洲芯片计划”投资 110 亿欧元，开发至少三条试验生产线，以实现最先进节点尺寸生产工艺的工业化：一条位于 imec，用于 2 纳米以下栅极环绕 (GAA) 工艺技术开发，一条位于 CEA-Leti，用于 10 纳米及以下 FD-SOI 工艺技术，一条位于弗劳恩霍夫研究所，用于异构系统集成。

许多人认为，要想利用《芯片法案》在全球半导体行业实现创新，欧盟必须努力成为先进芯片设计的领军者，而不一定是芯片制造的领军者。Breton不在其中。

“我要明确一点：没有晶圆厂，就不可能有产业政策，”他说。“没有晶圆厂的公司神话从来都行不通，在现代社会肯定行不通。我们支持这种再工业化，同时继续与我们的合作伙伴合作。”

各方在具体问题上可能会有分歧，但共同点始终是捍卫欧盟的共同利益。“欧洲必须重新掌握自己的命运，”Breton总结道。

https://www.electronicsweekly.com/news/business/manufacturing/europe-gets-10nm-and-7nm-fd-soi-pilot-line-2024-06/

点这里加关注，锁定更多原创内容

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3807期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦