北京
英特尔在先进封装领域的技术路径正获得对手的承认。根据多家科技媒体援引The Information的报道，全球最大半导体代工厂台积电正在开发一种内部称为“准EMIB”的全新2.5D封装技术，其设计思路被认为与英特尔的嵌入式多芯片互连桥接（EMIB）技术高度相似。
这一动作的背景是，英特尔EMIB凭借独特的技术效率在市场上收获了显著的订单增长。
长久以来，台积电在高性能计算和AI芯片的封装上主要依赖其CoWoS技术。早期的CoWoS-S方案采用了一整块大型且昂贵的硅中介层，在处理器与高带宽内存之间提供互连。该方案在芯片底面铺设了均匀的微凸点网格，将整片硅作为互连介质。
随后，台积电推出了改进型的CoWoS-L。这一技术完全放弃了巨大且连续的一整块硅中介层，转而采用更灵活、成本更低的再分布层（RDL）基板作为替代。CoWoS-L的精妙之处在于，它仅在芯片间需要进行密集数据交换的边界下方，嵌入微型的局部硅互连（LSI）桥接器。这种做法成功结合了硅的高速数据传输能力和有机RDL基板大面积带来的成本效益。
然而，英特尔的EMIB技术路径被认为在多个维度上更为精简高效。EMIB将微型的硅桥直接嵌入到有机基板内部，仅在有通信需求的芯片边缘部署高密度的微凸点来进行连接。科技媒体Wccftech分析指出，英特尔方案的效率在于完全不需要中介层。芯片被直接放置在有机基板上，通过单一的连接工艺，依靠埋入的桥接器实现彼此互连。
这与台积电CoWoS-L必须依赖独立的RDL中介层形成了鲜明对比。在CoWoS-L的流程中，LSI桥接器被埋入RDL中介层这个中间载体，这个复合体在传统的圆形硅晶圆上制造完毕后，还需再键合到底部的有机基板上。这意味着它需要经历两次不同的组装与键合工序。
更进一步看，英特尔的下一代技术EMIB-T已经在为3D堆叠铺路。该技术在埋入式硅桥中直接集成了硅通孔（TSV），使得电力和高速信号可以从封装底部直接穿透桥接器，向上传输给处理器和内存芯片。
报道称，台积电正在联合半导体封装基板大厂景硕科技，共同开发这款“准EMIB”技术。虽然目前尚未有更多具体细节披露，但外界推测，台积电的研发方向可能是彻底移除再分布层，转而采用类似EMIB的硅桥方案。这无疑预示着，在AI芯片对封装密度和能效提出极致需求的当下，两大半导体巨头在先进封装技术路线的分歧上，正在走向某种程度的融合与对垒。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
