台积电CEO：希望英特尔能成功

公众号记得加星标⭐️，第一时间看推送不会错过。

在最近的会议上，人们一直在讨论台积电客户将晶圆送到英特尔进行封装的事情。问题是，为什么？是因为价格竞争力？产能？还是供应链多元化？在上次投资者电话会议上，有人问到了这个问题，魏哲家（CC Wei）的回答堪称完美：

Jeff Su：我想简单来说，在他看来，EMIB-T 正在获得发展动力，我们该如何看待由此带来的竞争威胁？

CC Wei：嗯，我想说的是，我们目前的封装产能非常紧张，这已经限制了客户的增长。我们欢迎市场上的这种额外灵活性。这将有助于台积电前端晶圆业务的增长，而前端晶圆业务是台积电业务的主要组成部分。根据报道，这项技术看起来不错。我们希望他们能够成功，分担台积电的部分产能。目前，我们正在努力缩小供需差距。正如我所说，我们欢迎这种额外的选择，它能为我的客户提供更大的灵活性。

台积电CoWoS和英特尔EMIB有什么区别？

台积电CoWoS和英特尔EMIB是先进的封装平台，旨在突破单片系统芯片（SoC）在经济和物理尺寸上的限制。两者都支持在单个封装内异构集成逻辑、存储器和专用芯片，但它们采用的互连结构截然不同。CoWoS通常在芯片下方创建一个宽广的高密度互连平面，而EMIB仅在相邻芯片需要高密度通信时才放置小型硅桥。这种架构差异导致了带宽分配、封装尺寸、成本、散热性能和设计方法等方面的不同。

CoWoS（芯片-晶圆-基板）是台积电3DFabric产品组合的一部分，广泛应用于高性能计算和人工智能处理器。在CoWoS-S中，逻辑芯片和高带宽存储器堆叠被安装在包含细间距布线和硅通孔的被动硅中介层上。该中介层随后被连接到有机封装基板上。由于有源芯片下方的几乎整个区域都可以进行高密度布线，CoWoS-S支持极宽的并行接口、可预测的信号路径以及强大的芯片间互连能力。台积电表示，CoWoS-S支持的中介层最大可达约3.3个光罩（或2700平方毫米），而CoWoS-L和CoWoS-R则支持更大的系统。

CoWoS系列工艺比单一的硅中介层工艺更为广泛。CoWoS-R采用多层重分布层（RDL）中介层取代了大型硅中介层，从而降低了对整片中介层硅的依赖。CoWoS-L则将基于RDL的中介层与局部硅互连元件相结合，用于需要更高布线密度的区域。这些变体使设计人员能够在最大布线密度与封装尺寸、成本和制造复杂性之间进行权衡。因此，仅将EMIB与CoWoS-S进行比较会低估台积电的架构灵活性。特别是CoWoS-L，它采用了局部硅结构，部分类似于桥式封装。CoWoS-R和CoWoS-L均在2024年之前或期间投入量产。

英特尔嵌入式多芯片互连桥 (EMIB) 将小型无源硅桥嵌入有机封装基板内。微凸点将相邻芯片的边缘连接到每个桥上的细间距布线，而传统的基板走线则在其他位置传输低密度信号。因此，EMIB 避免了封装范围内的硅中介层及其相关的硅通孔。英特尔将 EMIB 定位为逻辑到逻辑和逻辑到 HBM 的集成，并报告称自 2017 年以来已实现大规模生产应用。更新的选项包括 EMIB-M（集成了金属-绝缘体-金属电容）和 EMIB-T（在桥上添加了硅通孔以增强垂直连接和供电）。

从电气角度来看，CoWoS-S 提供了最均匀的高密度布线环境。大型中介层可以将数千个短连接分配到中央加速器、多个 HBM 堆叠和额外的芯片组之间，而不会将密集链路限制在面向桥接器的芯片边缘。当需要在封装的大部分区域内实现广泛的连接时，这一特性尤为重要。连续的中介层还允许设计人员在靠近有源器件的位置集成电源分配结构和去耦电容。

当通信仅限于相邻芯片之间时，EMIB 的硅片利用率更高。它能够提供短而密集的互连，而无需在不需要细间距布线的组件下方使用中介层，从而节省硅片面积。然而，复杂的拓扑结构可能需要多个桥接器、精细的芯片布局规划以及在非相邻组件之间额外的有机衬底走线。封装架构必须使桥接器的位置与每个芯片的边缘和接口精确对齐。

机械和制造方面的权衡同样微妙。取消大型硅中介层可以减少材料用量和部分晶圆加工工序，从而使EMIB在合适的设计下具有潜在的成本和良率优势。其有机衬底的制造仍然十分困难，因为桥接结构必须精确嵌入、平坦化和对准。CoWoS-S增加了一个大型薄硅结构，其制造、处理、翘曲控制和已知良品芯片组装都增加了工艺复杂性。尽管如此，其常规中介层仍提供了一个成熟且可预测的布线平台。CoWoS-R和CoWoS-L则试图降低全硅中介层在尺寸、成本和可制造性方面的限制。

这两种架构都无法自动解决散热问题。它们都将高功率逻辑芯片和HBM堆叠芯片紧密排列，从而加剧了热耦合和局部热密度。CoWoS架构可以容纳大型逻辑存储器阵列，但随着中间层和封装尺寸的增大，封装翘曲、供电和散热等问题会变得更加棘手。EMIB架构允许相对灵活的芯片布局，并且避免了连续硅层，但其散热性能仍然主要取决于芯片功率、间距、散热器设计、封装材料和系统级散热。

这两种技术均支持垂直集成。英特尔将EMIB与Foveros芯片堆叠技术相结合，生产出包含多个水平和垂直集成芯片组的EMIB 3.5D系统。台积电则可将CoWoS与其SoIC晶圆级堆叠平台相结合。这些组合使设计人员能够垂直放置缓存、逻辑或专用功能，同时利用CoWoS或EMIB实现封装级水平连接。

因此，实际的选择标准是互连结构，而非简单的性能排名。当系统需要大面积、连续且密度极高的互连架构时，尤其是在加速器和多个HBM堆叠之间，CoWoS-S方案最为有效。CoWoS-R和CoWoS-L方案则将此方法扩展到更大尺寸或更注重成本的产品。当高带宽链路集中在特定芯片边界，且设计人员重视硅效率、模块化以及避免使用完整中介层时，EMIB方案最为有效。

总结起来： CoWoS 强调以中介层为中心的系统架构，而 EMIB 则强调嵌入有机衬底中的局部硅桥。更优的选择取决于接口宽度、通信拓扑结构、封装尺寸、供电能力、散热限制、组装良率、设计工具支持、制造工艺以及系统总成本，而不仅仅是封装密度。

（来源：编译自semiwiki，谢谢 ）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4472内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐