北京
当芯片设计早已跑通AI自动化的流程，工程师可以在虚拟空间里高效迭代，电路板及芯片封装设计的协作方式却还停留在手递手的阶段。Cadence Design Systems 今天发布的新 AI 代理 AuraStack，试图把这种“画完图丢给下一个人”的碎片工作流整合到一个智能体中，让系统设计也能像芯片设计一样获得智能辅助。
Cadence 公司副总裁 Vivek Mishra 直白地形容了这种落差：“跟芯片设计比起来，系统设计的自动化程度低得可怜。到处都是点工具，团队支离破碎，工作流程冗长得让人头疼。”在传统的流程里，工程师先完成印刷电路板布局，然后抛给热分析团队去查热点；信号完整性专家可能随后发现电气缺陷，机械仿真又会提醒某个关键组件可能在振动中松动。每一次发现问题，都要返回修改，把时间耗在后期的反复返工上。
AuraStack 是 Cadence 旗下 Allegro AI 设计平台中的一个超级代理，继承了此前用于芯片设计的 ChipStack 代理的思维模型与架构。它不再满足于逐一调用孤立工具，而是试图一次性理解整个系统的物理和机械约束，帮助工程师在设计定型前，就同时权衡供电、散热、布线、振动、翘曲和制造工艺等多重因素。Mishra 的解释很形象：“有人画完了 PCB，直接‘抛过墙’给别人做分析，然后被告知需要修改。等设计做完了，再去检查机械问题，才发现这里要改，那里也要改。”
这种代际变化带来的直接效果，是让工程师能在更早的阶段识别设计冲突，从而减少无休止的跨部门循环。Mishra 将它的赋能总结为一句话：“它能让一个普通工程师变得很出色，让一个好工程师变成超级工程师。”尽管目前系统设计的自动化还远未实现完全自主，但 AuraStack 的目标是把过去需要不同专家分别检验的物理、力学和制造问题，放回同一个决策窗口里，让设计决策第一次有了全局视图。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
