台积电先进封装，全面提速

台积电CoPoS实验线预计在6月完成。

供应链消息指出，台积电推进面板级封装技术，CoPoS实验线已于今年2月陆续交机予RD，完整产线则预计在6月完成，旨在通过降低成本及提升产能效率，以满足AI芯片客户庞大的需求。

半导体业者分析，面板化是克服先进封装产能瓶颈方案。现在AI芯片光罩尺寸持续放大，如英伟达Rubin GPU已达5.5x，12寸圆晶仅能封装7颗甚至4颗；方形面板可大幅提升利用率与产出效率，延伸CoWoS的技术路线至CoPoS，终极目标以玻璃基板取代硅中间层。

但是随着基板面积放大，翘曲问题同步恶化，成为量产化最大挑战之一。因翘曲问题来自多材料热膨胀系数差异，在硅、玻璃、铜及封装材料之间形成应力差，且随封装面积与RDL层数增加呈现非线性放大。

从材料、设备到设计端协同优化，台积电以联盟概念，带动本土材料与设备供应链崛起。台厂在材料端由山太士提供Balance Film解决方案，通过反向应力抵消封装变形，已能支撑多层RDL制程并且有效控制翘曲，陆续导入实际量产流程。设备端则有如印能科技等台厂，聚焦在翘曲校正与制程设备开发，通过压平、吸附与高精度制程控制，协助处理大面积封装所带来的翘曲与均匀性问题。

随台积电实验线于今年中完成建设，产业普遍预期2028至2029年将迎来大规模量产。在AI需求带动下，先进封装已从过去的后段制程升级为影响整体产业竞争力的核心环节。

台积电CoWoS技术自2011年诞生以来，核心演进围绕更大中介层、更高HBM集成、更低成本、更强电源完整性四大方向，现已形成CoWoS-S、CoWoS-L、CoWoS-R三大技术分支，并向超大尺寸、面板级、3D SoIC融合发展。

其中，CoWoS-S采用整块硅中介层架构，凭借超高布线密度与优异信号完整性，成为搭载HBM高带宽存储的首选方案。随着AI芯片对算力与带宽需求呈指数级增长，CoWoS-S不断扩大中介层面积，从早期单倍光罩尺寸逐步扩展至三倍光罩规模，可支持多达8颗HBM3存储芯片堆叠，成为NVIDIA H100、AMD MI300等旗舰AI芯片的标配封装方案。

台积电进一步推出CoWoS-L与CoWoS-R两大分支。其中CoWoS-L采用RDL重布线层搭配局部硅桥的混合架构，在保留高性能互联能力的同时，大幅扩大封装尺寸，最高可支持9.5倍光罩面积与12颗HBM4/E存储，成本较传统CoWoS-S降低20%至30%。CoWoS-R则采用纯RDL有机中介层方案，舍弃硅中介层以进一步压缩成本，适合对带宽要求略低、更注重性价比的中高端HPC与网络芯片场景。

台积电以CoWoS为主的先进封装产能预计将从今年的130万片增加至2027年的200万片。而这些产能提升预计将通过在中国台湾和美国的扩产来实现。

台积电已在竹科、南科、桃园龙潭、中科、以及苗栗竹南已设有5座先进封测厂。业内分析，台积电竹科先进封装一厂支援新竹和台中2纳米高阶制程所需先进封装，龙潭先进封测3厂主要布局苹果高阶处理器所需晶圆级多晶片模组封装（WMCM）和InFO封装；中科先进封装5厂未来将支援台中晶圆25厂2纳米制程先进封装；苗栗竹南先进封测6厂整合SoIC、InFO、CoWoS及先进测试等，其中SoIC为主要产能。

位于嘉义的先进封测7厂，是台积电在中国台湾的第6座先进封测厂。台积电在1月下旬指出，嘉义先进封测7厂将成为台积电最大的先进封测厂区，预估嘉义7厂将整合CoPoS、SoiC以及WMCM等先进封装产能。台积电可能通过旗下采钰设立首条CoPoS实验线，不排除在台积电兴建的嘉义先进封测7厂生产，目标规划2028年底至2029年量产。

除此之外，台积电正规划在美国亚利桑那州建设首座先进封装厂，台积电预计在亚利桑那投资1650亿美元，建设6座晶圆厂、2座先进封装厂和1间研发中心。据估算，台积电在亚利桑那州首座先进封装厂预计2028年量产，第2座先进封装厂预计2029年至2030年量产，主要布局SoIC和CoPoS封装产线。此外台积电通过与Amkor合作，在美国当地提供CoWoS封装。分析认为，英伟达和AMD对CoWoS需求持续强劲，苹果高阶处理器需要台积电InFO技术，AMD也是台积电SoIC先进封装的首要客户，台积电在美国持续扩充先进封装，主要是因为美国主要客户需求。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。