低于阈值，越纠越对！中国科大在量子纠错领域达到关键里程碑

中国科学技术大学潘建伟、朱晓波、彭承志、陈福升等，基于超导量子处理器“祖冲之3.2号”在码距为7的表面码上成功实现了低于纠错阈值的量子纠错，演示了逻辑错误率随码距增加而显著下降。这一成果使得我国在量子纠错方向上达到了“低于阈值，越纠越对”的关键里程碑，同时也开辟了一条较美国谷歌公司更为高效的“全微波控制”新路径，为未来大规模容错量子计算奠定了关键技术基础。该成果以封面论文和“编辑推荐（Editors’ Suggestion）”的形式于12月22日发表于国际学术期刊《物理评论快报》，美国物理学会《物理》栏目进行了专题报道。

▲图1. 图片来源：墨子沙龙

由于量子比特会不可避免地受到噪声的干扰而产生错误，实现容错通用量子计算机的必要条件是通过量子纠错抑制量子比特的错误率以满足大规模集成的要求。表面码是目前最成熟的量子纠错方案之一。通过表面码将多个物理量子比特编码成一个逻辑量子比特，原理上随着物理比特数目（即码距）的增加，逻辑比特的错误率能够不断降低。

然而，量子纠错需要引入大量额外的辅助量子比特和额外的量子门操作，导致更多的噪声源和错误通道。如果物理比特的错误率过高，增大纠错码距带来的额外错误反而会淹没纠错带来的收益，导致“越纠越错”。特别是，随着量子比特规模的扩大，“泄漏错误”将成为阻碍量子纠错性能提升的致命瓶颈之一。“泄漏错误”指量子态偏离计算空间（|0>, |1>）而进入更高能级，具有长寿命和强关联性，若不有效抑制，则会破坏量子纠错所依赖的错误独立性假设，导致纠错完全失效。只有不断降低物理量子比特的各类错误水平，特别是抑制最致命的“泄漏错误”，使得操控精度突破严苛的“纠错阈值”，量子纠错才能实现正向收益，达到“越纠越对”。因此，实现“低于阈值”的量子纠错是全球量子计算领域长期追寻的核心目标，也是验证量子计算系统能否从原型机走向实用化的关键里程碑之一。

中国科大超导量子计算研究团队在国际上较早布局表面码量子纠错研究。2022年，研究团队基于“祖冲之2号”超导量子处理器率先实现了码距为3的表面码逻辑量子比特，首次验证了表面码方案的可行性。2023年，谷歌实现了码距为5的表面码纠错。受限于当时较高的物理量子比特各类错误水平，以上工作都未能真正突破纠错阈值。

2024年底，谷歌开发了直流脉冲量子态泄漏抑制方法，基于105比特“垂柳”处理器实现了码距为7的表面码逻辑比特，首次实现了低于纠错阈值的量子纠错，相关成果于2025年2月正式发表。谷歌的方法虽然有效，但对量子处理器架构有较多约束，比如要求读取谐振腔频率低于量子比特频率等。此外，随着量子比特数扩展，这种方案在极低温环境下需要复杂的布线，硬件资源开销极大。

2025年，研究团队基于107比特“祖冲之3.2号”量子处理器，提出并实现了全新的 “全微波量子态泄漏抑制架构”。“祖冲之3.2号” 处理器的性能较前代处理器得以全方位提升，其单比特门与两比特门的平均错误率分别低至 0.089% 和 0.543%，可在约300纳秒的读取时间内实现错误率仅为 0.95% 的快速高保真度读取。在性能提升的基础上，研究团队结合全微波量子态泄漏抑制架构，基于“祖冲之3.2号”实现了码距为7的表面码逻辑比特，逻辑错误率随码距增加显著下降，错误抑制因子达到1.4，证明了系统已工作在纠错阈值之下，成功实现了“越纠越对”的目标。同时，全微波量子态泄漏抑制架构具有天然的频分复用特性，在硬件效率和扩展性上较谷歌的技术路线具有显著优势，为未来构建百万比特级量子计算机提供了一种更具优势的解决方案。

▲图2. 左：随着码距增从3（橙色框内比特）增大到5（红色框内比特）再到7（所有彩色标注比特），右：逻辑错误率指数下降

审稿人对该工作给予了高度评价，认为这是一项“雄心勃勃且令人印象深刻的研究”（an ambitious and impressive study），并指出该工作“确立了泄漏抑制的系统蓝图”（a blueprint for leakage management）。

该研究得到国家科技重大专项、国家自然科学基金委员会、中国科学院及安徽省、上海市、山东省、合肥市、济南市等的支持。

论文链接：https://journals.aps.org/prl/abstract/10.1103/rqkg-dw31

（科研部、物理学院、合肥微尺度物质科学国家研究中心、中国科学院量子信息与量子科技创新研究院）