他，ACS Nano副主编，最新Nature Nanotechnology!

在纳米尺度晶体管中，电接触性能是决定器件整体表现的主导因素。理论上，通过使用功函数接近半导体导带或价带的金属电极，可以大幅降低金属 -半导体界面的肖特基势垒高度。然而，当高载流子密度的金属与半导体接触时，其电子波函数重叠会在半导体内部产生金属诱导带隙态（MIGS），导致界面实际功函数改变，并使肖特基势垒高度很大程度上与金属功函数无关，即产生费米能级钉扎效应。虽然利用铋（Bi）等低载流子密度、低功函数的半金属电极，已在n型二维半导体上实现了超低接触电阻，但对于需要高功函数金属电极的p型二维半导体而言，实现类似的低电阻接触仍是一个显著的挑战。

鉴于此，香港理工大学柴扬院士提出了一种创新性的解决方案：引入具有元素中最高功函数（5.9 eV）的超薄硒（Se）界面层，以有效降低界面肖特基势垒。关键突破在于，该硒层能与金（Au）电极相互作用，诱导能带杂化，从而将接触界面从半导体特性转变为半金属特性。这种半金属态在费米能级附近具有低态密度，能够抑制半导体中有害的MIGS形成。将这种能带杂化半金属接触应用于p型二硒化钨（WSe₂）晶体管，实现了接触电阻低至540 Ω μm。同时，器件在80纳米沟道长度下，获得了高达430 μA μm⁻¹的饱和导通态电流密度。该方法具有良好的普适性，可扩展应用于其他p型半导体，如黑磷和碳纳米管，为纳米级p型半导体器件建立低电阻电接触提供了一条可扩展且可靠的途径。相关研究成果以题为“Band-hybridized selenium contact for p-type semiconductors”发表在《nature nanotechnology》上。

【高有效功函数的能带杂化硒接触】

金属与半导体接触时，其能带对齐会发生变化。界面处的有效功函数（EWF）反映了载流子面对的能垒，它可能与金属的本征功函数不同。硒本身的高功函数有利于载流子有效注入半导体沟道。通过紫外光电子能谱测量（图1b）发现，与WSe₂接触时，Au/Se接触的EWF高达4.50 eV，远高于Pt、Au和Pd等其他金属接触。高EWF有助于降低对p型半导体的肖特基势垒。虽然Pt和Pd的功函数也较高，但它们费米能级附近的高载流子密度会诱导带隙态，钉扎费米能级，导致不可忽略的MIGS。如图1c示意，引入超薄硒层可与相邻的Au层发生能带杂化。这种杂化降低了Au/Se在费米能级附近的态密度（DOS），从而减少了半导体沟道中MIGS的形成。X射线光电子能谱（XPS）显示，与Au接触后，Se 3d峰向低能方向移动了0.41 eV（图1d），表明Au对Se的掺杂增加了其电子浓度，导致Se价带上移。密度泛函理论计算表明（图1e），Se层在大约0.5 nm厚度内可实现完全杂化并呈现金属特性；厚度增至1 nm时开始呈现弱的半金属特性；超过2 nm后，远离Au侧的Se层不再受能带杂化影响，恢复其本征半导体性质。因此，引入约1 nm厚的Se界面层是实现半金属接触并防止MIGS产生的最佳选择。实验也证实，Se层过薄难以形成连续膜，而过厚（>5 nm）则弱化杂化效应，导致高隧穿电阻和器件性能下降（图1f）。

图 1. 带杂交 Se 接触，伴有高 EWF

【采用能带杂化硒接触的p型WSe₂场效应晶体管】

采用此接触策略的WSe₂场效应晶体管（FET）展现了优异的电学性能。对于沟道长度（Lch）为1 μm的典型器件，其转移特性曲线显示出高达10⁸的开关比以及可忽略的滞回（图2a），表明其具有良好的开关特性和极低的关态漏电流。输出曲线在低偏压下呈线性（图2b），证实形成了高质量的欧姆接触。当沟道长度缩小至80 nm时（图2c，d），器件在Vds = 1 V下的导通态电流密度高达430 μA μm⁻¹。采用传输线法（TLM）提取的接触电阻低至540 Ω μm（图2f），远低于使用Pt或Pd接触的3.3 kΩ μm。通过变温测量提取的肖特基势垒高度可忽略不计（在300 K时低于4 meV）。此外，研究还发现三层WSe₂器件在导通态电流和关态电流之间取得了最佳平衡。非对称接触（一侧为Au，另一侧为Au/Se）的WSe₂ FET实验进一步证明，Au/Se侧的接触电阻显著低于纯Au侧。

图 2. 三层 WSe2 FET（三层电晶体效应晶体）带杂交 Se 接触的电学特性

稳定性测试表明，器件在环境中存放一个月后，电学特性几乎不变。在惰性气体环境中200°C退火后，性能也未出现明显退化。XPS分析也证实退火后Se 3d峰依然存在，表明Au/Se接触具有良好的热稳定性。
对不同沟道长度（1 μm, 0.6 μm, 150 nm, 80 nm）器件进行的大规模统计分析显示（图3及相关附图），器件间差异极小，且性能随沟道长度缩放的一致性良好。当Lch缩小至80 nm时，开关比和亚阈值摆幅仅有轻微劣化。这些结果凸显了能带杂化硒接触策略在大规模集成应用中的有效性和可靠性。

图 3. 三层 Au/Se-WSe2 场效应晶体中带杂交 Se 接触的变异性分析

【能带杂化硒的物理机制】

横截面像差校正扫描透射电子显微镜（STEM）图像清晰地展示了Au/Se-WSe₂结构界面处连续、均匀的硒层（图4a）。能量色散X射线光谱（EDS）元素分布图证实了Se在界面处的均匀分布（图4b），这对于保持界面电学性能的均一性至关重要。DFT计算深入揭示了其物理机制。WSe₂与Au/Se接触后的投影态密度显示，费米能级位于价带顶下方，表明形成了势垒可忽略的p型欧姆接触。与纯Au接触相比，能带杂化硒接触极大地减少了WSe₂中的MIGS（图4c, d）。通过分析静电势剖面（图4e），计算得到Se与WSe₂界面处的隧穿势垒宽度（wt）为1.62 Å，高度（Φt）为3.68 eV，由此得出比隧穿电阻率ρt ≈ 1.74 × 10⁻⁹ Ω cm²。这一数值与最先进的n型半金属接触相当，表明该接触策略引入的隧穿电阻可忽略不计，确保了空穴能够高效地隧穿过Au/Se与WSe₂之间的界面。

图 4. 带杂交 Se 在低电阻接触中的机制

【p型场效应晶体管的性能基准】

为验证该接触策略的普适性，研究将其应用于其他p型半导体，包括黑磷（BP）和碳纳米管（CNT）。对于BP FET（图5a, b），Au/Se接触将饱和导通态电流密度从Au接触的8.6 μA μm⁻¹提升至42.7 μA μm⁻¹。对于CNT FET（图5c, d），性能也有显著改善。作为对照，将能带杂化硒接触用于n型二硫化钼（MoS₂）FET时（图5e, f），其导通态电流密度（0.8 μA μm⁻¹）低于Au接触的器件（3.4 μA μm⁻¹）。这是因为Se的高功函数与MoS₂的费米能级之间形成了较高的肖特基势垒，抑制了电子注入，从而反向证明了该策略对p型半导体的特异性优化效果。图5g，h将本研究WSe₂ FET的性能与迄今报道的其他p型半导体器件进行了对比。在可比载流子密度下，能带杂化硒接触实现了最低的接触电阻（540 Ω μm）。在导通态电流密度方面，尤其是在短沟道（80 nm）下达到的430 μA μm⁻¹，也优于大多数近期研究工作，凸显了本方法在提升p型短沟道器件性能方面的卓越有效性。

图 5. p 型场效应晶体（FET）带杂交 Se 接触基准

【总结与展望】

本研究提出了一种利用标准实验室技术、可扩展且可靠地降低纳米级p型场效应晶体管接触电阻的方法。通过引入能带杂化硒接触，利用其半金属特性有效抑制了金属诱导带隙态，同时凭借其高有效功函数显著降低了肖特基势垒高度。该策略使p型WSe₂晶体管的接触电阻降至540 Ω μm，在80 nm沟道长度下实现了430 μA μm⁻¹的导通态电流密度，界面比隧穿电阻率（1.74 × 10⁻⁹ Ω cm²）与最先进的n型半金属接触相当。能带杂化硒接触的这些独特优势，为未来实现高性能、大规模集成的p型场效应晶体管电路提供了一条极具前景的技术路径。