台积电将CoPoS量产提前至2029年

本文由半导体产业纵横（ID：ICVIEWS）综合

台积电正在悄然加快芯片封装基板（CoPoS）的量产步伐。

目前，市场关注的焦点在于英伟达AI GPU和各种ASIC芯片日益增长的需求，随着台积电计划扩大其CoWoS产能，以及OSAT合作伙伴加入竞争，市场乐观情绪日益高涨。与此同时，台积电正在悄然加快芯片封装基板（CoPoS）的量产步伐。

在 2025 年第三季度确定设备供应商、机器规格和初始订单量后，预计将于 2026 年年中之前开始安装。此外，美国亚利桑那州一家先进封装厂也计划采用CoPoS技术。预计从2029年开始，CoPoS大规模出货将逐步成为主流，这将引起供应链上相关企业的广泛关注。

先进封装技术演进

近年来，台积电不断推进其先进封装技术的发展。继CoWoS和计划于2026年推出的升级版InFO-PoP封装“WMCM”之后，台积电又将CoWoS与扇出型面板级封装（FOPLP）技术进一步融合，推出了新的CoPoS技术。

CoPoS的核心在于“化圆为方”——摒弃传统的圆形晶圆，直接将芯片排列在大型方形面板基板上进行封装。这种设计可视为对现有CoWoS-L或CoWoS-R技术的矩形化演进。关键优势在于：方形基板提供更大的可利用空间，从而显著提升单位面积产出效益并有效降低成本。此外，CoPoS封装结构更具灵活性，能更好地适应多样化的芯片尺寸与应用需求。

这是一场涉及材料、工艺、设备的全方位革新。为支持这一结构转变，必须显著增强重布线层（RDL）工艺，以适应多层金属堆叠、高I/O密度和多芯片集成等广泛的封装要求。随着封装面积和功率密度的增加，TSMC还引入了先进材料和技术——如玻璃基板和玻璃通孔（TGV）——这些材料提供了卓越的平整度、热稳定性和垂直互连能力，从而改善热性能和互连灵活性。

目前，TSMC已启动CoPoS试点线，以310mm × 310mm面板为基准进行初步工艺开发。该项目专注于工艺验证、设备校准和材料兼容性测试。是否大规模采用将取决于下一代AI芯片设计的封装要求、异构集成模型和客户采用时间表等因素。

随着CoWoS接近其物理极限，CoPoS正迅速成为AI和HPC芯片封装的下一代主流技术。其采用不仅标志着先进封装的技术突破，还标志着芯片系统设计的范式转变，将半导体集成的逻辑从硅晶圆扩展到面板级思维。

CoPoS部署时间表

台积电已向半导体供应链参与者透露，计划于 2026 年在 VisEra 建立第一条 CoPoS 试点生产线，量产将在其嘉义 AP7 工厂进行。

值得注意的是，台积电在持续扩大CoWoS产能的同时，也在加速推进CoPoS技术研发和工厂建设。该公司已于2025年第三季度提前发布了首批供应商名单和设备规格。

除了 KLA、TEL、Screen、Applied Materials、Disco 和 Rorze 等国际巨头外，还有十多家中国台湾公司入选，其中包括 APT、Scientech、GPTC、GMM、Chroma、C Sun 和 Taliang。

V5 (倍利科技股份有限公司)2025 年上半年营收达新台币 7.41 亿元（约合 2400 万美元），税后净利润为新台币 2.16 亿元。该公司此前已加入由台积电和日月光发起的 3DIC 先进封装制造联盟。

成立于2007年且未上市的领航精密与台积电保持着紧密的合作关系。其Robusta300+系统于2019年被选为5nm封装铜凸点的主要量产设备。领航精密参与了5nm封装UBM/RDL种子层的风险生产和认证，并在2020年获得了后续订单，以满足5nm后端封装的量产需求。近期，领航精密被纳入CoPoS供应链，据报道获得了台积电的大力支持。

Nivek是另一家成立于2007年的非上市企业，专注于精密零件加工、光子面板载体、半导体金属耗材以及电子器件金属精密组件的设计和制造。此次，该公司也获得了台积电的CoPoS设备订单。其客户包括联电、CF Precision和高通半导体。

如今，随着摩尔定律放缓，半导体行业正面临关键转折点。随着AI计算需求呈指数级增长，传统封装技术已经难以满足新一代芯片对集成度和性能的苛刻要求。解析台积电最新的技术路线图，芯片集成正朝着更大面积、更高集成度、更短互连长度的系统级创新方向演进。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。