中国科学院团队开发4英寸二硫化钼晶圆，操作电压低至0.5V以下，推动二硫化钼器件走向实际应用

　　 近日，中国科学院物理研究所研究员和团队研发出一种单层二硫化钼柔性集成电路，其兼具高性能和低功耗的特点，为二维柔性电子学的发展和应用带来一定铺垫。

　　 （来源：Nature Communications ）

　　 这种单层二硫化钼柔性集成电路，实际上是一种晶圆级柔性二硫化钼集成电子器件， 具备电流密度较高、操作电压较小、亚阈值特性较为理想等优势，相关性能参数均接近于已有报道中的最大值。

　　 利用本次工艺制备的大面积柔性电子器件，具有非常高的迁移率。在新兴电子行业比如可穿戴电子设备等领域，将能展现较大的应用潜力。

　　 而在此前，课题组的二维半导体晶圆专利成果，已经成功转让给一家科技公司，并已带来超过 500 万元的产品销售额。

　　 （来源：Nature Communications ）

　　如何推动二维半导体柔性集成电路走向实际应用？

　　 作为一种新兴技术，柔性电子器件在可穿戴器件、可植入器件、电子皮肤以及智能生物医疗等领域具有广阔的应用前景。

　　 相比传统半导体材料比如有机半导体、多晶硅、氧化物半导体等，以单层二硫化钼为代表的二维半导体材料，凭借物理厚度极限较高、表面原子级平整且无悬挂键、性质稳定、电学质量高、柔性较好、透明度较高等特点，成为构筑高性能、低功耗的柔性透明电子器件的理想材料。

　　 然而，尽管人们已经实现了大面积二维柔性电子逻辑电路，但是受限于材料质量和器件加工工艺，目前制备的二维柔性器件要么性能低下、要么功耗过高。

　　 因此，如何实现兼具高性能和低功耗的大面积二维柔性电子器件，是推动二维半导体柔性集成电路走向实际应用的核心步骤之一。

　　 制备单层二硫化钼晶圆，平均晶粒尺寸大于 200μm

　　 针对上述挑战，团队设计并搭建了氧气辅助的多源化学气相沉积系统，采用立式生长和多点形核的方法，在蓝宝石衬底上以外延的方式， 制备了超高品质的 4 英寸单层二硫化钼晶圆，平均晶粒尺寸大于 200μm。

　　 图 | 张广宇（来源：个人主页）

　　 为了应对二维器件的加工挑战，课题组还发展了一种结合金属埋栅和超薄栅介质层的沉积工艺，从而能将高介电常数的二氧化铪栅介质层的厚度缩减至 5nm，所对应的等效氧化物厚度则能降低至 1nm。

　　 通过化学气相沉积工艺，该团队造出了高质量的晶圆级单层二硫化钼薄膜，再结合超薄栅介电层沉积工艺，此次制备的基于硬衬底的场效应晶体管器件的操作电压，可以等比例地缩放至 3V 以内，亚阈值摆幅可以达到 75mV/dec（接近 60mV/dec 的室温极限）。

　　 同时，通过优化金属沉积工艺，可以实现金属电极与二硫化钼之间的无损伤接触，从而避免费米能级的钉扎，进而让接触电阻降低至 Rc<600Ω·μm，借此可以将沟道长度为 50nm 的场效应器件的电流密度，提升至 0.936mA/μm@Vds=1.5V。

　　 在此基础之上，他们将该工艺用于柔性器件的制作。在 4 英寸晶圆尺度之下，柔性二硫化钼场效应晶体管阵列以及集成电路，都表现出优异的均匀性、以及较好的器件性能保持度。

　　 研究中，课题组随机选取 500 个场效应器件，测试结果表明该器件兼具高良率、高性能、以及均匀的阈值电压分布。

　　 当操作电压降低到 0.5V 以下时，其依然具备较大的噪音容限和较高的增益，并且器件单元功耗可以低至 10.3pW·μm-1。

　　 测试期间，各种逻辑门电路都能保持正确的布尔运算和稳定的输出。哪怕将操作电压降到 0.3V 以下，环振电路依然可以稳定地输出脉冲信号。

　　 另外，栅极超薄介电层的电学质量尤为突出，所能承受的施加电场最高可以达到 1V/nm。

　　 在柔性基底之上，该团队还实现了全功能的逻辑电路，并在 0.5V 的操作电压范围之内实现了稳定工作，同时所产生的功耗非常低。

　　 这说明，他们不仅让单层二硫化钼薄膜实现了可控外延和高质量的制备，也实现了器件制造工艺的创新，尤其是实现了栅介电层和金属接触界面的共同优化，借此提高了薄膜晶体管器件单元的综合性能参数。

　　 日前，相关论文以《低功耗柔性单层二硫化钼集成电路》（）为题发在 Nature Communications 上[1]，TangJian 是第一作者，担任通讯作者。

　　 图 | 相关论文（来源：Nature Communications ）

　　几代学生共同努力，攻克多项技术瓶颈

　　 据介绍，自 2009 年建组以来，课题组一直深耕于二维半导体晶圆的可控制备，致力于实现高性能的二维半导体电子器件。

　　 在材料制备上，他们曾首次合成多晶、小晶粒的二硫化钼薄膜。但在当时器件的电学质量还不够高。之后，通过改变生长衬底以及优化生长条件，成功实现了高定向薄膜的生长。

　　 在提高晶粒尺寸之后，其又实现了大单晶二硫化钼的生长，也实现了大晶粒、高定向、晶圆级薄膜的生长。

　　 最近，该团队着重于提高薄膜的电学质量，以解决其在电子应用领域的技术瓶颈。经过一段时间的努力，他们造出了 1cm 的小片子、2 英寸的晶圆、并实现了 4 英寸晶圆的薄膜生长。

　　 其还从微米级的小晶畴尺寸，迭代到百微米大晶畴尺寸薄膜的高定向生长，从而让薄膜的电学质量得以逐渐提高。

　　 在高性能器件的构筑上，课题组从高性能器件的基本要素出发，通过优化器件结构，从栅极介电层的沉积角度实现了从氧化硅、到氧化铝、以及氧化铪的沉积，不仅提升了器件的栅控能力，也让介电层的质量得以优化，进而将介电层的厚度从 100nm 逐步减小至 5nm，并让器件的操作电压从 100V 降低至 1V 以内。

　　 通过优化器件的接触电极，以及采用与二硫化钼能带匹配的金属，课题组发展了更加先进的沉积工艺，成功实现了二维材料电极的无损伤制备，该类电极具有极低的接触电阻，并且这种工艺和传统半导体工艺互相兼容。

　　 在器件尺度上，该团队将百微米级的长沟道器件，逐步缩减到百纳米沟道长度。甚至还对亚十纳米沟道长度的原型器件加以探索，借此打造出具备较高电流密度的器件，二硫化钼的应用潜力也得到了充 分发挥。

　　 在衬底上，一开始他们研究的是硬衬底，后来开始研究柔性衬底。后者的好处在于，可以较好地发挥二维材料优异的机械柔韧性和可拉伸特性，进而能够实现柔性电子的制备。

　　 在集成度上，起初他们制备的是单一的晶体管。最近几年，大面积晶体管阵列、大面积逻辑集成电路陆续被制备出来。

　　 为了设置一个可靠的衡量指标，他们还研发了 11 阶环形振荡器。测量指标显示，二硫化钼在集成电路方面具有极大的潜力。

　　 未来，实现高密度的电子器件集成，依然是衡量一款电子芯片的重要标准。相比传统的硅材料，单层二硫化钼具有原子级薄的厚度，在小于 1nm 沟道的厚度之下，二维材料的优势将被显现出来。

　　 因此，未来电子行业的发展落脚点之一，依然是制备高性能的二维半导体材料。

　　 考虑到次，在本次研究中该团队重点优化了单层二硫化钼薄膜的电学质量，研发出了高性能、低功耗的薄膜晶体管器件，对于构筑能够超越硅基极限的后摩尔集成电路来说，必将带来一定推动作用。

　　 （来源：Nature Communications ）

　　 过去十余年间，人们一直在努力解决二维半导体电子器件的技术瓶颈。在单一的指标之下，不少团队都实现了一定突破。

　　 然而，对于衡量一款产品的应用前景来说，必须通盘考虑所有的关键性指标。而以往的研究成果往往是顾此失彼，这极大制约了实际应用。

　　 一直以来，该团队从源头出发，在先进材料制备、器件工艺流程的优化改进等方面进行了长期探索，最终在本次研究中实现了二维半导体电子器件综合性能的优化，预计可以极大推动二硫化钼器件走向实际应用。

　　 同时，本次器件的制备工艺，也能和主流微纳加工工艺比如介电层沉积、金属电极蒸镀等工艺相兼容。因此在走向实际应用时，面临的技术瓶颈相对较少。

　　 （来源：Nature Communications ）

　　 整体来看，经过课题组几代学生的努力，他们从材料生长、器件制备工艺等各个角度出发，解决了一些关键技术瓶颈。

　　 表示：“我们将持续投入到二维半导体电子器件领域之中，后续依然会致力于提高晶体管器件单元的综合性能，并打算从两个维度来进一步提高器件的集成度，比如在平面内缩小器件的尺寸，以及减小单个器件的面积等。”

　　 其还计划从垂直方向增加器件的集成度，如能实现则将提升电子芯片的性能。此外，他们还打算基于柔性电子打造一系列具备较高展示性的成果，在将其封装之后预计可以制成可穿戴器件的成品。

　　 参考资料：

　　 1.Tang, J., Wang, Q., Tian, J. et al. Low power flexible monolayer MoS2 integrated circuits. Nature Communications 14, 3633 (2023). https://doi.org/10.1038/s41467-023-39390-9

　　排版：刘雅坤