Hot Chips 2026：日本新一代“国宝级”CPU炸场！2nm 144核+3D堆叠5nm SRAM，成本砍掉一半！

富士通在 Hot Chips 2026 大会上详细介绍了其 144 核 Monaka 服务器 CPU，首次确认这款 Arm 芯片采用双 256 位 SVE2 向量单元，相比其前代 A64FX 的 512 位 SVE 单元有所降低，并且其整个末级缓存位于 2nm 计算芯片下方的独立 5nm 芯片上。

图1：上图为日本理化学研究所富岳超算机房；下图为富士通 MONAKA 系列 Arm v9 CPU 概念示意图。高性能版本预计 2027 年推向市场，具备 144 核，基础主频 2.9GHz，热设计功耗 500 瓦。（图片来源：富士通 / 理化学研究所 / WCCFTech）

富士通正在研发的新一代 CPU Monaka，用来接替搭载于日本富岳超算的 A64FX。A64FX 是全球首款实现 Arm SVE 指令集的处理器，采用 7 纳米工艺，面向高性能计算（HPC）与 AI 场景，主打低压运行特性。这款继任芯片计划 2027 年推出，支持 Arm SVE2 指令集，采用 3D 众核架构，延续超低电压设计，同时集成 Arm 机密计算架构（CCA）。

Monaka 系列基于 Arm v9 CPU 架构。富士通认为，在持续演进的 AI 与 HPC系统当中，CPU 依旧承担关键角色：AI 智能体业务需要大量 CPU 完成任务编排以及周边业务处理，同时承载同生态下的通用负载；而在高性能计算领域，CPU 凭借更高的吞吐能力与计算精度，同样具备不可替代性。

Monaka 的设计目标：依托架构与开放生态，实现最高约 2 倍的 AI 性能；依靠超低电压技术，将总体拥有成本降低一半以上；通过机密计算能力，保障运行状态下的数据安全。

2纳米计算芯片堆叠 5纳米 SRAM 缓存

Monaka 采用芯粒 3D 集成方案。计算芯粒基于 Arm v9.3-A 架构，采用 2 纳米工艺；下方堆叠一颗 5 纳米芯粒，集成 SRAM 缓存与 I/O 单元。芯片支持面向 AI 和 HPC 的 256 位 Arm SVE2 指令集，单颗处理器 144 核，平台支持双路配置，单节点最高 288 核。I/O 配置包含 96 路 PCIe 6.0（兼容 CXL 3.0）通道，内存支持 12 通道 DDR5-8000+ MT/s。处理器同时兼容液冷、风冷两种散热方案，依靠超低电压设计提升能效表现。

图2：富士通 MONAKA 处理器整体规格。评估样品现已开始交付，正式量产供货将于 2027 年启动。

之所以没有采用 2 纳米单片设计，转而选择 3D 芯粒路线，是综合权衡功耗、性能与成本之后的结果。芯粒拆分后，不同功能模块可以匹配最合适的制造工艺。整套处理器一共包含三颗芯粒：计算芯粒选用台积电 N2P 工艺，兼顾高性能与低功耗；SRAM 缓存与 I/O 芯粒选用台积电 N5 工艺。全部末级缓存都部署在计算芯粒下方的 5 纳米 SRAM 芯粒内部，通过混合键合工艺和计算芯粒实现紧密互联；I/O 单元借助硅中介层与 SRAM 芯粒相连。该设计让 2 纳米工艺部分的芯片面积缩减约 30%，有利于控制制造成本、平衡综合性能。单颗核心面积约 1.47 平方毫米。

图3：3D 众核架构，计算芯粒为台积电 N2P，SRAM 和 I/O 芯粒为 N5。WCCFTech 原文表述“2 纳米芯片总硅面积减少约 30%”；而这份幻灯片标注为，2 纳米部分的硅面积占封装总硅面积不足三成。

散热布局上，发热量最高的计算芯粒放置在最上层，更贴近散热接触面。两颗芯片面对面混合键合，缩短信号传输路径，降低传输延迟。芯片搭载低压差线性稳压器（LDO），支持按核心做独立的动态电压频率调节（DVFS）。

富士通自研 Arm v9.3-A 处理器核心

富士通自研 CPU 核心遵循 Arm v9.3-A 规范，在微架构层面针对 AI、HPC 场景做性能、功耗、面积多重优化，同时偏向低功耗取向。增强版 SVE2 引擎配置两路 256 位执行单元、两路 256 位加载存储单元，支持 FP8、INT8MM 等 AI 推理常用数据类型。通用计算部分搭载三级 TAGE 分支预测器与 6 个算术逻辑单元（ALU）。可靠性设计方面，一级、二级缓存支持 ECC 纠错，执行单元与寄存器具备奇偶校验，同时提供硬件指令重试功能，可修复瞬时故障。

图4：自研核心流水线架构。一级指令缓存、一级数据缓存各 64KiB，二级缓存 512KiB，配备双路 256 位 SVE2 执行单元与双路 256 位加载存储单元。

功耗优化手段还包含浮点寄存器缓存、根据谓词寄存器的数据模式降低读取功耗；在 Arm NEON 运算中使用 64 位浮点寄存器，避免完整 256 位写零带来的额外开销。吞吐优化重点保障 256 位 SIMD 加载的持续带宽，并且实现 Combined Gather 聚合读取机制。

内存访问支持 NUMA 非统一内存访问，软件可按需选择三种节点划分模式：18 核 ×8 个 NUMA 节点，侧重降低末级缓存延迟、提升吞吐；36 核 ×4 个 NUMA 节点，在内存延迟和吞吐之间取得平衡；144 核 ×1 个 NUMA 节点，面向超大内存应用场景。

两款硬件版本，评估样品已对外送出

Monaka 平台提供两款硬件 SKU。高性能版本为 144 核，基础主频 2.9GHz，热设计功耗 500 瓦，配套液冷散热；基础主频下 DGEMM 算力约 6013 GFLOPS，INT8 算力约 96.2 TOPS。高能效版本核心数量不变，基础主频 2.1GHz，热设计功耗 350 瓦，配套风冷散热；DGEMM 算力约 4355 GFLOPS，INT8 算力约 69.7 TOPS。富士通现已对外提供评估样品，正式量产供货安排在 2027 年。

图5：两款 SKU 规格对比。高能效版本 350W 风冷、基础主频 2.1GHz；高性能版本 500W 液冷、基础主频 2.9GHz。DGEMM、INT8 数值均为预估。

面向未来，富士通规划了下一代产品 Monaka-X，预计 2029 年推出。Monaka-X 将新增面向 AI 加速的 SME2 扩展指令集，已经入选富岳超算的继任项目 FugakuNext，并且会集成英伟达 NVLink Fusion 互联接口，服务 AI 与 HPC 场景，工艺目标锁定 1.4 纳米。

图6：产品演进路线，从 2020 年 7 纳米 A64FX，到 2027 年 2 纳米 MONAKA，再到 2029 年 1.4 纳米 MONAKA-X。

https://wccftech.com/fujitsus-monaka-chip-3d-stacks-2nm-cpu-5nm-sram-dies-monaka-x-eyes-2029-1-4nm-nvlink-fusion/