时钟芯片，突然变成了一门好生意

公众号记得加星标⭐️，第一时间看推送不会错过。

最近在时钟芯片这个细分赛道有两个值得关注的事件：2026年6月30日，加拿大MEMS时钟芯片公司Stathera宣布完成5500万美元B轮融资。7月1日，SiTime正式完成对瑞萨电子时钟业务的收购，将一家拥有30年历史、服务超过1万家客户的传统时钟芯片部门（IDT）收入囊中。

随着AI基础设施从单机算力竞争走向千卡、万卡乃至更大规模的集群协同，时钟芯片这个曾经隐藏在服务器主板角落里的半导体配角，正在被重新定义。它不再只是产生一个固定频率的电子元件，而开始成为连接GPU、CPU、DPU、交换芯片、PCIe Retimer和高速光模块的底层时间基础。芯片数量越多、接口速率越高、系统架构越复杂，所有器件就越需要在更精确、更稳定的时间基准下交换数据。

时钟芯片，正试图从这部分被浪费的算力中，找到一门越来越值钱的生意。

时钟芯片，为何在AI时代重要性凸显？

众所周知，一个现代AI服务器并不是由一颗GPU独立完成工作的。而一块GPU基板上，除了GPU本身，还可能集成PCIe交换芯片、Retimer、网卡、DPU、内存接口以及多颗电源与管理芯片；在更大的系统中，数十块计算板卡还要经过交换机、光模块和网络接口，与同一机架乃至不同机架中的其他加速器交换数据。

这些器件的工作频率并不相同，却必须按照确定的节奏传输、采样和处理信号。时钟发生器负责产生不同频率的参考信号，时钟缓冲器负责将信号分配到多个器件，抖动衰减器负责过滤信号中的时间噪声，网络同步芯片和高稳定度振荡器则帮助不同设备建立统一的时间基准。

在传统服务器中，时钟信号出现细微偏差，可能只意味着信号裕量下降或者链路性能降低；到了千卡、万卡AI集群中，局部误差会随着节点数量和数据交换次数增加而被放大，最终表现为等待周期增加、链路重试、数据传输效率下降，极端情况下甚至可能触发超时和系统重启。

硬币的另一面，是接口协议的疯狂演进。PCIe通道正以惊人的速度从Gen5、Gen6狂飙至Gen7，数据中心网络也在经历从800G迈向1.6T乃至3.2T的代际跃迁。通道速率每翻一倍，系统留给信号误差的“时间窗口”就越窄。这对参考时钟相位抖动、输出偏斜、电源噪声抑制和温度稳定性的要求也越严苛。

长期以来，电子世界的时间基座建立在二氧化硅（石英）之上。凭借成熟、稳定和极具竞争力的成本优势，石英晶体几乎统治了消费电子、通信和汽车的每一个角落。然而，在这场以AI为名的半导体海啸中，传统的外置石英晶体加时钟芯片方案开始暴露越来越明显的架构限制。石英晶体通常需要作为独立器件焊接在主板上，并与负载电容、振荡电路和时钟芯片匹配。器件之间的走线会引入寄生参数和噪声，工程师还需要处理晶体阻抗、启动时间、电磁干扰以及不同批次器件的匹配问题。

随着大模型训练走向千卡、万卡连接，石英的物理极限已到，MEMS硅时钟成为刚需。

基于半导体制造工艺的MEMS硅时钟，不仅摆脱了机械切割石英的物理束缚，更通过晶圆级封装，将微型MEMS谐振器、高性能模拟电路、锁相环（PLL）、高精度温度传感器及先进的补偿算法深度整合。时钟，开始从一个分立的‘被动元件’，彻底蜕变为可编程、高集成的半导体系统。

SiTime是目前最具规模和产品完整性的MEMS时钟厂商；Microchip在MEMS振荡器领域也有布局，Murata被SiTime列为MEMS谐振器方向的主要竞争者。

以SiTime在2024年推出的第一代Chorus系列为例，该产品首次将MEMS谐振器、振荡器和时钟发生器打包集成入单颗时钟系统单晶片（Clock-SoC）中。相较于传统的分立设计，它能直接替代最多四颗独立振荡器，将时钟相关的板级面积骤减50%以上，从源头上抹平了外部晶体与时钟芯片之间长久存在的阻抗匹配和噪声隐患。而演进至Chorus 2后，这种集成替代范围进一步呈指数级扩张，可一举替代多达8至12颗时钟信号源。

这表明，MEMS时钟对传统石英方案的冲击，正在从器件层面的材料替代，迈向系统层面的时钟树重构。

SiTime为何要花重金收购瑞萨？

作为MEMS时钟领域的绝对龙头，SiTime此次对瑞萨时钟业务的收购，在商业和技术两个维度上都堪称神来之笔。

根据双方在交易宣布时披露的协议，SiTime需要支付15亿美元现金以及约413万股公司股票。按照协议设定的股票价格区间计算，交易总对价约为27.7亿至32.2亿美元；SiTime为此还获得了9亿美元的承诺债务融资。对于一家2025年全年收入约3.27亿美元的公司而言，这几乎是一场押上未来的豪赌。

SiTime真正买下的，首先是一门财务质量极高的生意。

瑞萨被收购的时钟业务（核心资产源自瑞萨2019年以67亿美元收购的IDT公司）历史毛利率高达70%左右。SiTime预计，这次收购在完成后的12个月内将为其带来至少3亿美元的增量收入。作为对比，SiTime自身2025年全年收入为3.2666亿美元，同比增长61%。换言之，瑞萨时钟业务带来的收入规模已经接近SiTime原有业务的一半以上，这笔源源不断的现金流，将支撑其加速向10亿美元营收的目标迈进。

但比收入和毛利率更重要的是，瑞萨补齐了SiTime长期缺少的一块拼图。

SiTime 擅长做谐振器（发声的源头），而瑞萨时钟业务则擅长做时钟芯片（Clock IC，负责时钟信号的分配和缓冲）。两家公司合并之后，SiTime的将覆盖从MEMS谐振器、振荡器，到时钟发生、时钟分配、抖动清理和网络同步的完整时钟信号链。这也是SiTime所说的“产品组合扩大十倍”的真正含义。

SiTime 的野心是彻底干掉主板上的外部晶振。SiTime与瑞萨在 2026 年 2 月签署了合作备忘录，探索把将SiTime的Titan MEMS谐振器以裸芯片（Bare Die）形式，与瑞萨的 MCU或SoC封装在同一个芯片封装内。这样一来，原本需要放置在主板上的外部晶体，可以被转移到芯片封装内部，从而减少板级器件、缩短信号路径并简化系统设计。

这项合作短期内首先可能落在MCU、汽车、工业和物联网芯片上。未来的算力芯片，可能不只是把CPU、GPU、HBM和I/O放在一起，还会把产生时间基准的微型机械结构共同封装进去。

这笔交易有三层影响：1）市场集中度提升：客户会更加重视第二供应商和供应链冗余。2）产品竞争平台化：单一振荡器企业越来越难与完整时钟信号链厂商竞争。3）行业估值被重构：高端时钟从传统元件估值，逐渐向模拟芯片与系统平台估值靠近。

SiTime最新量产的Chorus 2支持PCIe Gen7，典型SerDes抖动低于110飞秒，一颗器件最多可以替代8颗或12颗独立振荡器及其他时钟信号源。过去被分散在主板上的多个时钟器件，正在逐渐收缩为一颗可编程、多输出、能够管理复杂时钟树的系统级芯片。

资本为什么选择Stathera？

随着 SiTime 吞下瑞萨，其行业统治力进一步增强。但对于英伟达、谷歌、微软等下游买方而言，供应链永远需要Backup（备胎）。因此Stathera的诞生的意义就是，资本提前培养一个独立MEMS时钟供应商。

Stathera在融资公告中指出，硅时钟市场正在围绕一家占据主导地位的供应商集中，而AI数据中心及超大规模云计算客户希望寻找独立的下一代替代方案。此次5500万美元B轮融资由Maverick Silicon领投，Celesta Capital、BDC Capital、联发科创新基金、台湾晶技TXC和Ultratech Capital Partners继续参与，公司累计融资额达到7500万美元。

联发科代表的是大型Fabless芯片公司，它需要更小型、更易集成的时钟方案，以满足消费电子、通信芯片以及未来AI计算产品的需要；作为全球传统石英晶振的龙头老大，TXC 深知石英正被硅逐步替代的宿命。投资Stathera，是传统石英巨头换取未来的入场券。

Stathera的差异化技术是DualMode （单芯片双频技术）MEMS架构，即同一个MEMS结构可以同时产生kHz和MHz两种频率信号。

不过，Stathera当前与SiTime仍然不在同一个商业阶段。

据悉，Stathera拿到的5500万美元，是推动GEN2 32.768kHz硅时钟产品进入量产。该产品主要面向手机、可穿戴设备和物联网市场，公司声称其面积最多可以比标准贴片石英封装缩小85%，并且不需要外部负载电容。

图源：Stathera

传统电子设备中，32.768kHz通常负责实时时钟和低功耗计时，MHz时钟则用于处理器、通信和数据传输。Stathera希望用一个谐振器替代两个独立谐振器，从而减少器件数量、占板面积和功耗。其相关专利描述了通过同一个MEMS结构的面内和面外两种振动模式，分别生成不同频率信号。

更高性能的GEN3平台则刚刚启动专项研发，其目标是解决万卡GPU集群和1.6T光模块在极限温差与机械震动下的纳秒级同步难题，Stathera将利用融资在硅谷设立办公室，接触AI芯片、数据中心和超大规模云计算客户，计划于2028年向首批AI与数据中心大客户提供GEN3样片。

Stathera 引用行业数据指出，随着数据中心同步精度从微秒向纳秒演进，到 2030 年，仅 AI 数据中心时间同步这一细分市场的累计市场规模就将达到15亿美元。

国产时钟产业处于什么阶段？

这场“时钟去石英化”的浪潮，也为中国本土半导体企业撕开了一道难得的时间窗口。

一方面，SiTime完成对瑞萨时钟业务的收购后，全球高端时钟市场进一步集中，服务器、通信和汽车客户有动力培育第二第三供应商；另一方面，AI服务器、800G和1.6T互连、智能汽车及机器人正在产生大量新的时钟树设计，国产厂商有机会绕过已经固化的传统产品平台，在新一代系统定义阶段进入客户方案。

现阶段，国内时钟产业大致形成了三条不同的突破路径。

第一条路径，是从高性能时钟信号链芯片切入。例如，奥拉半导体已经布局时钟发生器、抖动衰减器、差分时钟Buffer以及IEEE 1588/SyncE网络同步芯片。

第二条路径，是从传统石英时频产品向MEMS和全栈时钟平台延伸。在这方面，大普技术目前开始推出MEMS差分时钟。公司公开的DP98xx系列支持100MHz至1GHz频率配置，在400MHz以上的部分工作条件下，官方标称相位抖动可达到25飞秒，面向800G、1.6T光模块以及高速数据传输场景。公司还提供面向AI服务器和自动驾驶的PCIe时钟方案，包括高频低抖时钟与多通道Clock Generator。在汽车领域，大普技术的RTC、TCXO和时钟产品已经覆盖电池管理、智能座舱、车载信息娱乐、ADAS等场景。

第三条路径，是直接攻克MEMS谐振器和MEMS振荡器。麦斯塔是国内少数同时布局MEMS谐振结构与时钟ASIC的初创企业。其公开发布的MST8011可以在1MHz至180MHz范围内进行频率配置，并采用双端口输出，希望以更高的可编程性和集成度替代传统固定频率晶振。

除了芯片设计企业，国内MEMS代工能力的完善，也构成了这场竞争的底层条件。MEMS芯片内部包含立体微机械结构，不同产品往往需要不同的材料、腔体、刻蚀深度、封装和释放工艺，其制造过程不像成熟逻辑芯片那样高度标准化。时钟企业即使拥有谐振器设计，也必须找到能够共同开发专用工艺、控制器件一致性并完成规模量产的MEMS晶圆厂。

赛微电子旗下Silex长期从事纯MEMS晶圆代工，并在瑞典拥有成熟的MEMS制造能力；其北京FAB3为8英寸MEMS代工线，一期规划月产能1万片，并已实现MEMS麦克风等产品的商业化生产。这为国产MEMS时钟提供了潜在的制造基础。

从产业链角度看，国内时钟领域目前已经不再是一片空白，国产企业已经在时钟发生器、Buffer、抖动衰减器、网络同步和MEMS振荡器上形成单点能力，但尚缺少完整的平台型厂商。

值得注意的是，时钟产品的认证周期通常较长，SiTime披露，其客户设计周期通常为6个月至3年，产品生命周期最长可达10年以上。一旦时钟产品被写入客户平台，通常不会在同一代产品中轻易更换。在万卡集群的复杂时钟树中，主时钟发生器（Main Clock Gen）的替换门槛最高，几乎被海外锁死。但外围的时钟缓冲器（Buffer）、多路复用器（Multiplexer）、以及低速时钟源，由于不直接参与核心总线的极限对时，认证门槛相对较低。

结语

AI带来的增量集中在“精密时钟”，不是所有晶振。AI正在把时钟产业从低价分立器件市场，推向高毛利、强认证、软硬件结合的系统平台市场。而且需要强调的一点是，MEMS不会消灭石英。真正被挑战的是外置、固定频率、分立式的传统时钟架构，石英在低成本、高稳定度和成熟供应链场景中仍会长期存在。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4472内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐