把AI工具装进芯片设计流程，终于有人做了个IC Agent Hub

芯片工程师用 AI，最大的障碍是什么？

不是没有工具，是不敢用。

GitHub 上下载的项目，你不知道会不会偷偷读取设计文件；ChatGPT 生成的代码，你不知道能不能在你公司的 EDA 版本上跑；第三方 AI 助手，你不知道它有没有把数据传到外网。

下载、试错、出问题、放弃——这个循环，很多工程师重复过无数次。

所以我们做了一件事：IC Agent Hub——面向 IC 领域的 AI Agent 平台。

先说我们是谁：中科麒芯，团队来自中科南京智能技术研究院，在半导体行业干了 20 多年，服务过数千家中小 IC 设计公司。我们不是做通用 AI 工具的，我们只做芯片研发工程师用的 AI。

38 个IC Skills，覆盖芯片设计全流程

IC Agent Hub 上线即预装 38 个IC Skills，按 IC 设计阶段分成 6 大类：

系统规格与架构

• Specification Fact Extractor：从规格书里提取接口、寄存器、时钟/复位信息

• Microarchitecture Analyzer：分析数据通路、控制逻辑、低功耗设计意图

• Spec Analyzer & Testplan Generator：生成验证测试计划

RTL 设计与集成

• RTL Code Generator：从架构规划生成可综合的 SystemVerilog 代码

• RTL Architecture Planner：规划模块划分、实现优先级

• Top-Level Integration & Bring-Up Planner：顶层集成、Testbench 搭建、Filelist 组织

功能验证

• Spec-Driven Testbench Generator：从规格生成 Testbench

• UVM Environment Generator：生成完整的 UVM 验证环境

• UVM Testcase & Sequence Generator：生成测试类和虚拟序列

• SVA Assertion Generator：生成 SystemVerilog 断言

工具链与流程自动化

• RTL-Design-Flow Orchestrator：从规格到验证 RTL 的全流程编排

• Simulation Runner & Auto-Fixer：EDA 工具调用、日志解析、自动修复安全类错误

• Compile & Simulation Failure Triager：诊断编译/仿真失败原因

• Waveform Debug Advisor：波形调试指导

逻辑综合

• SDC 生成、综合脚本创建、QoR 分析

物理实现、签核与交付

• 从 Floorplan 到布局布线、寄生提取、后布局时序分析

• 等价性检查、DRC/LVS、项目交接报告

不是空壳平台等你自己上传，是开箱即用的能力集合。

一个真实 Skill 的完整样子

拿 MCU SoC Spec & Architecture Planner 举例。

它能干什么？

你输入芯片需求（CPU 型号、目标频率、外设列表），它自动生成完整的：

• Memory map（地址分配，自动检查重叠）

• Interrupt map（IRQ 编号、触发类型、优先级）

• Clock/reset 架构（主时钟、派生时钟、复位树）

• 模块划分和系统框图（ASCII 总线拓扑图）

• 项目目录结构（rtl/、tb/、sim/、doc/ 等）

这些文档，以前工程师要手动写几天。现在几分钟出初稿。

它安全吗？

在 IC Agent Hub，每个 Skill 详情页都能看到完整的评测报告，以这个 Skill 为例：

• Quality Stars：⭐ 4.5 分（满分 5 星）

• Risk Level：Low Risk

• 安全扫描：0 HIGH / 0 MED / 0 LOW

• 文件访问：No file access（不碰任何文件）

• 命令执行：No dangerous commands

• 网络行为：No network requests

• 数据泄露：No sensitive data written

• 功能验证：Passed（执行 2.2 分钟）

每一步结果都是程序自动生成的，不是人工填写。运营审核时逐项确认。下载前看一眼，心里有底。

每个Skill上线前，都要过Benchmark质量验证

这是 IC Agent Hub 和通用 AI 平台最大的区别。

我们叫它 Benchmark Quality Pipeline——每个 Skill 上线前必须通过的 5 步质量验证：

1. Format Check：SKILL.md 字段完整性验证

2. Security Scan：静态代码分析，高危代码检测（100% 覆盖）

3. Dependency Check：声明依赖 vs 实际依赖交叉验证

4. Runtime Detection：实际运行一次，检测行为（文件访问、网络请求、命令执行）

5. Assessment Report：风险分级输出 + 运营人工审核

高风险 = 一票否决。

5 步也好、8 步也好，目的只有一个：让工程师下载每个 Skill 时，知道它在干什么、不干什么、能不能在自己的环境里跑。

平台上线两天，328 名工程师已参与内测

在正式上线前，我们已经在IC Agent技术交流群里做了两周预热。目前群有近500人，其中 328 人（截止到发稿）已经实际体验了IC Agent Hub
。

他们来自不同公司的芯片研发、IT/CAD负责人还有AI+EDA从业者，反馈集中在三点：

•省时间：重复性工作大幅减少

•降低门槛：新人上手更快

•心里有底：Benchmark 报告让安全性、兼容性一目了然

当然也有吐槽：有些场景理解不到位、有些 EDA 工具版本支持还不够、有些输出需要人工复核。

但正是这些真实反馈，让我们确认了一件事：方向是对的，只是需要时间打磨。

扫码进IC Agent技术交流群

三步上手，注册就能用

IC Agent Hub 的使用很简单：

1. 注册账号：手机号 + 验证码，30 秒搞定

2. 浏览 Skill：按分类/关键词搜索，查看安全评估报告

3. 下载安装：确认安全后一键下载，按文档使用

4. 兼容主流Agent：Claude Code、OpenCode、OpenClaw、TRAE、Cursor

完善注册信息即送百万 Token 免费额度（先到先得），可用于体验平台上的 Skill。每个注册用户每月有 20 次免费下载配额，用完等下月重置。当前所有 Skill 面向个人和高校免费使用。也欢迎个人开源Skill，可添加微信联系。

SaaS + 私有部署

芯片企业对数据安全的要求，我们懂。

IC Agent Hub 支持两种模式：

• SaaS 公有云：快速注册使用，适合个人工程师和小团队

• 私有部署：支持企业内网部署，数据完全本地化，对接企业本地大模型

私有部署模式下，企业可以自定义 Benchmark 规则、用内部数据测试 Skill、建立内部质量管控体系，帮企业避免潜在风险。

你的设计数据，不需要出内网。

正式上线，欢迎体验

IC Agent Hub 已经正式上线。

如果你是一名芯片设计工程师，每天被脚本、环境、文档折磨；

如果你是一名 IT/CAD 负责人，在为团队效率工具发愁；

如果你是一名技术管理者，在思考 AI 如何真正落地研发流程——

IC Agent Hub 值得你试一试。

访问ICAgentHub.com或进入IC Agent 技术交流群即可注册体验

也欢迎在评论区聊聊：你最希望 AI 帮你解决芯片设计中的什么问题？

加入 IC Agent 技术交流群

群里聚集了芯片设计工程师、IT/CAD 负责人和 AI+EDA 从业者，聊技术、聊工具、聊行业趋势。

关注回复「加群」，拉你进群一起聊

关注回复「合作」，如果你在做 AI+ 芯片/EDA 相关，欢迎来聊

后续会持续更新这个系列，关注不迷路。