三星的硅光豪赌

公众号记得加星标⭐️，第一时间看推送不会错过。

在2026年光纤通信展（OFC 2026）上，三星晶圆代工正式宣布进军硅光子（SiPh）代工市场，并推出300mm平台。其路线图计划在2027年推出光引擎，并在2029年提供交钥匙式CPO服务。本文将对其战略进行分析。

三星为何进军硅光子学领域

三星晶圆代工的营收约为台积电的六分之一（截至2025年，三星晶圆代工的营收约为150亿至180亿美元，而台积电的营收超过900亿美元）。仅靠先进逻辑节点的竞争无法缩小这一差距。2026年3月17日，在洛杉矶举行的OFC 2026上，三星晶圆代工开辟了新的战线。该公司通过两篇会议论文正式宣布进军硅光子器件（SiPh）市场。

三星的路线图如下：2026 年实现 PIC 生产准备，2027 年实现基于 TC（热压）键合的光引擎，2028 年实现混合键合过渡，2029 年开始提供交钥匙 CPO（共封装光学器件）服务。

三星力推的核心信息是：“台积电本身并不生产存储器。三星可以在一个屋檐下提供HBM、晶圆代工、封装和SiPh（系统级封装）服务。” （不过，台积电确实通过其CoWoS先进封装技术集成了外部HBM。）这正是三星SiPh战略背后的核心逻辑。

这是一个很有吸引力的方案。想象一下，最终的人工智能芯片封装方案是将GPU、HBM和光学引擎集成在一个封装内，由一家公司负责全部生产无疑会简化供应链。

但这个市场并非一片空白。三星试图进入的领域，已经有其他厂商开通了生产线，赢得了客户，并创造了收入。它们之间的差距并非仅仅体现在“更高的几个GHz”上。

SiPh 和 CPO：为什么代工厂如此重要

AI集群正在快速扩展。随着GPU数量从数万个增长到数十万个，连接芯片的铜线逐渐成为瓶颈。功耗持续上升，带宽接近极限，延迟却没有改善。

SiPh（硅光传输）是一种利用光而非电来传输数据的技术。如果说铜缆是一条双车道公路，那么SiPh就是一条八车道高速公路，而且成本只有铜缆的一半。在10米以上的链路距离上，SiPh的功率效率比铜缆高5到10倍。再加上WDM（波分复用）技术，可以在单根光纤上同时传输多个通道，带宽扩展就变得轻而易举了。

CPO技术更进一步。如今，交换芯片和光模块在物理上是分离的。您可能在服务器机架前端见过可插拔收发器。而CPO技术则将光引擎直接集成到交换芯片封装内。更短的信号路径意味着更低的功耗和更低的延迟。

关键在于：制造硅光子集成电路（SiPh PIC）与制造标准半导体器件截然不同。处理光需要波导（引导光的通道）、调制器（将电信号转换为光信号的器件）和光电探测器（将光信号转换回电信号的器件）。

目前，全球能够采用CMOS兼容工艺在300mm硅晶圆上制造这些器件的代工厂屈指可数。作为专业的SiPh代工厂，Tower Semiconductor和GlobalFoundries处于领先地位。台积电（TSMC）凭借其COUPE平台也加入了竞争。意法半导体（STMicroelectronics）也开始运行300mm SiPh平台。三星正努力成为第五家。

硅光子晶圆代工市场已迅速崛起，成为人工智能数据中心互连供应链中的关键环节。在2025年GTC大会上，NVIDIA发布了基于台积电COUPE光子芯片的Spectrum-X（以太网）和Quantum-X（InfiniBand）交换机版本。当人工智能基础设施领域最重要的客户宣布“我们正在用光连接”时，代工厂也纷纷效仿。

SiPh 代工厂市场的核心是一场建造为 AI 数据中心提供光源的工厂的竞赛。

三星的技术定位：

他们展示了什么，还缺少什么

以下是三星在OFC 2026大会上发表的两篇论文的摘要。前文已详细介绍了设备层面的分析，因此本节重点介绍关键规格和背景信息。

他们展示的内容：设备性能

三星的 300mm SiPh 平台（Tu2D.3 论文）将 Si 和 SiN 双波导、Ge 光电探测器、TSV（硅通孔）、加热器和 MIM 电容器集成在 SOI（绝缘体上硅）晶圆上。

主要设备规格：

另一篇论文（Th3F.6）中发表的微环辅助锗雪崩光电二极管（MRA-Ge APD）也值得关注。三星利用微环谐振器，在尺寸为180nm x 400nm的锗APD中实现了0.82A/W的谐振响应度（@-1V）、7.5的雪崩增益（@-6.1V）以及253GHz的增益带宽积（@-6.5V）。与需要10-15V或更高电压的传统SACM APD相比，-6.1V的电压确实更低。然而，正如第一部分分析的那样，在EIC电源轨工作电压为0.75-1.8V的CPO封装中，仍然需要一个单独的电压转换器。

PDK 也已到位：超过 40 个器件模型、DRC/LVS/PEX 验证卡、25-85°C 的温度相关建模，以及涵盖 MRM 自加热和光学峰值效应的模型-硬件相关性。

imec 单独测量了三星的调制器，其速率为 224Gbps/通道，据 The Elec 报道。该数字与 200G/lambda 的目标一致，在 8 通道配置下可实现 1.6Tbps。

缺失的部分：系统集成和客户

没有系统级集成数据。三星的OFC论文完全是器件级特性分析。没有数据表明PIC和EIC粘合在一起并作为光引擎运行。50Gbaud PAM4眼图是模拟的，而非测量的。没有光链路传输实验。没有多通道或WDM数据。

目前尚无量产客户。据报道，自2025年3月以来，博通SiPh公司已与三星展开合作，三星也已将相干光模块公司、Lumentum公司以及无晶圆厂光集成电路设计公司等视为潜在客户。但截至2026年光纤通信大会（OFC 2026），尚未公布任何具体的设计方案。

没有量产经验。PDK 1.0 已经准备就绪，但三星没有任何将客户设计转化为量产的经验。在晶圆代工行业，“拥有 PDK”和“拥有经过验证的量产良率”是完全不同的两个里程碑。

补充一点背景信息：三星的SOI晶圆采用305nm的硅层厚度。数据通信光子集成电路（PIC）最常用的厚度是220nm（射频光子学领域使用300nm，非线性光子学领域使用400nm）。正如第一部分所述，这种非标准厚度会带来光模式优化方面的权衡以及PDK兼容性问题。将现有的基于220nm的设计移植到三星的平台可能需要重新设计。

三星的器件物理性能具有竞争力。MRM 74GHz 和 MZM VpiL 1.4V·cm 均达到代工级标准。目前欠缺的是系统集成、量产经验和客户。

三星需要弥合的差距

台积电的差距是切入点。台积电于2024年发布了COUPE（紧凑型通用光子引擎），2025年完成了可插拔认证，并计划在2026年左右完成基于CoWoS的CPO量产认证。英伟达发布的Spectrum-X Photonics和Quantum-X Photonics交换机计划基于COUPE平台。

此外，技术上也存在显著差异。台积电 COUPE 采用 SoIC-X 技术，这是一种 3D 堆叠技术，它使用铜-铜混合键合将 EIC 芯片键合到 PIC 芯片之上。铜-铜混合键合是一种“无凸点”工艺：它不使用焊球，而是将每个芯片上的铜焊盘抛光平整，并在原子级层面直接键合。SoIC-X 是台积电 3DFabric 平台的高性能版本，键合间距小于 9 微米，未来几代产品的目标是达到 3 微米。这最大限度地降低了电光接口处的阻抗。

三星首款光学引擎将于 2027 年采用 TC 键合技术，而 Cu-Cu 混合键合技术则将于 2028 年推出。以下是这种差异为何至关重要：

热压键合：利用热压将焊球熔合在一起。焊球间距通常为 40-100 微米。由于焊球高度较高，连接密度有限，且信号路径较长。

铜-铜混合键合：铜焊盘直接在原子尺度上键合。无凸点，因此间距可缩小至10微米以下。连接密度是传统铜焊盘的10倍以上。信号路径极短，从而降低阻抗和功率损耗。

打个比方：TC（热电偶）封装就像用粘合剂粘合方块。铜-铜混合键合则是将表面抛光平整后直接焊接。后者密度更高、更坚固，但工艺难度更大。台积电的SoIC-X封装已经量产，而三星要到2028年才能达到这一阶段。两者之间存在一到两代封装技术的差距。

2025年12月，Alchip和Ayar Labs在台积电欧洲OIP论坛上展示了基于COUPE的光连接解决方案。该演示展示了一款100Tb/s的封装内光I/O引擎，采用UCIe接口，这是业界首次公开展示基于COUPE平台的PIC+EIC。三星尚未达到这一阶段。

单与台积电相比，三星就落后了三年。正面追赶台积电对三星来说并不现实。何况，如上所述，市场上还有很多其他竞争者。

若您对硅光SiGe技术及流片相关话题有更多探讨需求，欢迎添加微信深入交流。

（来源：编译自photoncap）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4376内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐