关于二维半导体性能炒作背后令人不安的真相

常见的实验室设置可能将二维晶体管的性能夸大五倍，这引发了对未来芯片如何制定评估标准的疑问。

近二十年来，科学家们一直试图超越硅——这种为所有现代计算机芯片提供动力的材料。他们的希望在于超薄的二维半导体——仅有一两个原子厚度的材料，有望制造出更小、更快、更节能的晶体管。

现在，杜克大学工程师的一项新研究表明，我们可能一直透过一个扭曲的镜头在观察这些材料。研究作者发现，一种广泛使用的实验室测试方法会显著夸大晶体管的性能。在某些情况下，器件的表现看似比在实际条件下好五倍——这种差异足以改变研究人员评估二维电子学未来的方式。这些发现突显了一个重要问题：许多二维晶体管在实验室中的测试方式，与真实商业芯片的构建方式并不兼容。

背栅晶体管的固有问题

晶体管是一种控制电流流动的小型器件。它可以打开或关闭电流，或者调节通过电流的大小。单个硅芯片可能包含数十亿个晶体管，这些微小的器件构成了所有数字技术的基础。

为了研究精密的二维材料，研究人员经常采用一种简单的背栅晶体管设计。在这种设置中，所有部件都构建在一个单一的硅基底上。一种超薄半导体——通常是二硫化钼——形成在两个金属触点之间传输电流的通道。下方的硅片则充当栅极，用于开关电流。

这种结构很受欢迎，因为它易于制造且便于快速实验。然而，它引入了一种称为"接触栅控"的隐藏效应。在商用晶体管中，栅极旨在仅控制通道——即电流流动的狭窄路径。然而，在背栅设计中，来自栅极的电场也会影响金属触点下方的半导体材料。这降低了触点处的电阻，使电流能更轻松地流入器件。

较低的电阻使晶体管看起来更快、更强。然而，这种提升来自于测试结构本身，而非纯粹来自材料。因此，背栅结构无法在实际的芯片技术中使用，因为它存在开关速度慢和漏电的问题。

"放大性能听起来是件好事。但是，尽管这种结构非常适合实验室的基础测试，它存在物理局限性，阻碍了其在实际器件技术中的应用，"该研究的作者之一、杜克大学电气与计算机工程教授亚伦·富兰克林说道。

对二维晶体管进行公平的测试

为了衡量这种效应的真实影响，研究人员构建了一种对称的双栅晶体管。该器件在同一二维半导体通道的上方和下方都包含栅极。更重要的是，物理结构保持完全相同。唯一的区别在于研究人员激活的是顶栅还是背栅。一种配置会产生接触栅控效应，而另一种则不会。这使得进行直接的一对一比较成为可能。

结果令人惊讶。在较大的器件中，接触栅控效应使测得的性能大约翻倍。当器件缩小到与未来芯片技术相关的尺寸时，这种效应变得更强。

"在缩小尺寸下，接触栅控效应的影响被放大，当存在接触栅控时，导通状态性能提升约5倍，传输长度减少约70%，"研究人员指出。"这些结果确立了接触栅控是二维场效应晶体管领域中一个关键但此前未被充分认识的器件性能决定因素，"他们补充道。随着晶体管缩小，金属触点开始主导器件的整体行为。因此，任何改变接触电阻的机制都变得愈发重要，这解释了为什么随着器件变小，性能夸大效应会增强。

重置对二维电子学的预期

这项研究并非质疑二维半导体的潜力，而是表明它们需要以匹配实际芯片设计的方式进行测试。

展望未来，杜克大学团队计划将触点长度进一步缩小至15纳米，并探索能够以与真实芯片架构兼容的方式降低电阻的替代触点金属。更大的目标是建立更清晰的设计规则，以便将二维材料集成到下一代处理器中。

该研究发表在《ACS Nano》期刊上。

如果朋友们喜欢，敬请关注“知新了了”！