研究人员研制出新型低刷新能耗增益单元存储器

研究人员成功研制出一款新型的低刷新能耗增益单元存储器。斯坦福大学与台积电（TSMC）的科研团队借助超薄偶极子对氧化物半导体的阈值电压进行调节，有效提升了存储器的可靠性与数据保持能力。

斯坦福大学和台积电的研究人员通过研究表明，在两晶体管增益单元存储器（2T Gain Cell Memories）中增添一层超薄的 Al₂O₃（氧化铝）中间层，能够显著改善其可靠性，并大幅提升数据保持能力。该技术作为一种具备非破坏性读取功能的动态随机存取存储器（DRAM），可成为 6T 静态随机存取存储器（SRAM）的替代方案。

此项工作主要聚焦于以非晶金属氧化物（如氧化铟锡 ITO 和铟镓锌氧化物 IGZO）作为有源沟道的氧化物半导体场效应晶体管（FET）。基于该技术的 2T 增益单元存储器在高密度片上存储领域极具吸引力，然而其数据保持（Retention）和写入裕度（Write Margin）对阈值电压（Threshold Voltage）极为敏感。

研究团队发现，厚度小于 1 纳米的 Al₂O₃ 层会形成一个界面偶极子（Interface Dipole），可使氧化物半导体 FET 的阈值电压移动幅度高达 450 - 500 毫伏（mV），同时还能保留载流子迁移率（Mobility）和驱动电流（Drive Current）。这一特性极大地改善了 2T 增益单元存储器的可靠性和数据保持能力。

据该研究团队介绍，通过在不牺牲导通电流的前提下实现正常的关断操作，这种界面偶极子阈值电压调节技术有效削减了存储“1”状态时的漏电流，并且能够显著降低刷新开销。依据经测量数据校准后的模拟结果显示，其刷新能量比基准堆栈低 50,000 倍。

增益单元存在一个关键的权衡问题：若阈值电压过负，将会导致存储节点放电，进而造成数据保持失效；而若阈值电压过正，则会限制在规定写入时间内写入的电荷量，引发写入失效。传统的阈值电压调节方法（如掺杂、厚度缩放和退火）往往会降低迁移率或亚阈值摆幅。

此次研究的突破之处在于引入了类似互补金属氧化物半导体（CMOS）的界面偶极子概念，采用了低热预算的“偶极子优先”方法，将形成偶极子的层直接置于氧化物半导体/高 k 值介质的界面上。该团队制作了以氧化铪（Hafnium Oxide）作为栅极电介质的基准器件，以及通过在氧化物沟道界面插入原子层沉积的亚 1 纳米 Al₂O₃ 层而形成的偶极子工程变体器件。在钨掺杂的氧化铟钨（Tungsten - doped Indium Tungsten Oxide）场效应晶体管中，最厚的偶极子层带来了最大的阈值电压提升（450 毫伏），而统计数据显示，导通电流（On - cur ）或场效应迁移率没有出现系统性的损失。这种阈值电压偏移在从 85°C 到低温（Cryogenic）的温度范围内均能保持稳定。

可靠性也得到了提升：在最坏情况下的 +2 V 过驱动直流正向偏置压力测试（85°C）中，界面偶极子增益单元的偏移仅为 60 mV，而基准器件的偏移为 300 mV。该方法可推广至其他氧化物沟道（氧化铟、ITO、IGZO）以及短栅极长度（低至 50 nm）的情况。

永霖光电-UVSIS-UVLED紫外线应用专家-独家发布