【硬件资讯】还在加速？更多高速协议整装待发，电脑设备通信互联速率即将创新高！

新 闻一： NVM Express发布NVMe 2.3规范，增强可管理性，以支持下一代存储应用

NVM Express宣布，发布NVMe 2.3规范。其中涵盖了11项重要的新功能和工程变更通知，进一步强化了NVMe技术，以满足数据密集型人工智能（AI）、云端、企业和客户端应用程序日益增长的需求。

更新后的规范包括：

• NVMe 2.3基本规范

• 命令集规范 - NVM命令集 1.2、ZNS命令集 1.4、键值命令集 1.3、子系统本地内存命令集1.2、计算程序命令集1.2

• 传输规范 - 基于PCIe传输 1.3、基于RDMA传输1.2、基于TCP传输1.2

• 启动规范 - NVMe Boot 1.3

本次更新带来的关键NVMe新功能：

• 快速路径故障恢复 - 允许通过替代通道与NVM子系统通信，在控制器通信中断的情况下快速恢复，避免数据损坏和未完成命令重复执行。

• 电源功率配置限制 - 提供对NVMe设备最大功率的完全控制，对于功率有限的旧系统尤其重要。

• 驱动器功耗自我报告 - 允许主机测量和监控NVMe设备功率，以及设备生命周期内的功耗，解决持续维护和可持续性问题。

• 按命名空间擦除 - 在单个命名空间上启用加密擦除清理，避免广泛地影响整个NVM子系统。

• 可配置设备个性 - 支持允许主机安全地修改NVM子系统配置的机制，简化设备提供商的库存管理。

NVM Express规格和新功能说明，可在NVM Express网站上下载。

原文链接：https://www.expreview.com/101064.html

NVME还在发力！NVM Express宣布，发布NVMe 2.3规范，但这次带来的没多少速率提升，更多的是在设备可管理性上带来了增强。其实也可以理解，NVME协议的速率是依托于PCIe的，在PCIe没有提升的情况下，NVME协议速率提升也很困难，那假如PCIe也要提升了呢？

新 闻 二： PCI-SIG宣布PCIe 8.0规范速率将达到256 GT/s，计划2028年正式发布

在2022年PCI-SIG开发者大会上，PCI-SIG庆祝其成立三十周年，并宣布了下一代的PCIe 7.0规范，到了2025年6月，PCI-SIG正式向其成员发布了PCIe 7.0规范。虽然PCIe 7.0规范才刚刚发布，但是PCI-SIG并没有停止步伐，今天宣布了下一代的PCIe 8.0规范。其数据传输速率将再次倍增，达到256 GT/s，计划在2028年向其成员发布。

PCI-SIG技术工作组将开发具有以下目标功能的PCIe 8.0规范：

• 数据传输速率提高到256 GT/s，16通道可以提供高达1024 GB/s的最大双向带宽。

• 评估新的连接器技术。

• 确认延迟和前向纠错（FEC）目标将得以实现。

• 确保可靠性目标得到满足。

• 保持与上一代PCIe技术的向后兼容性。

• 开发协议增强功能以提升带宽。

• 继续强调降低功耗的技术。

PCI-SIG总裁兼主席Al Yanes表示：

“继今年发布PCIe 7.0规范之后，PCI-SIG很高兴地宣布PCIe 8.0规范，将数据速率提高一倍，达到256 GT/s，保持我们每三年将带宽提高一倍以支持下一代应用的传统。随着人工智能和其他应用程序所需的数据吞吐量不断增加，对高性能的需求仍然强劲。PCIe技术将继续提供经济高效、高带宽和低延迟的I/O互连，以满足行业需求。”

PCIe（PCI Express）规范诞生于2003年，以满足更快的网卡和显卡等扩展设备的数据传输带宽的需求。PCI-SIG大概每三年左右会将PCIe规范的带宽翻倍，以应对新兴应用和市场的挑战。

原文链接：https://www.expreview.com/101063.html

啪的一下很快啊！来偷袭我这个PCIe 6.0都没用上的老同志。今年6月份，PCI-SIG正式发布了PCIe 7.0规范，而在近期，PCIe 8.0的规范都已经开始制定了。根据本次的消息，PCIe 8.0的数据传输速率提高到256 GT/s，16通道可以提供高达1024 GB/s的最大双向带宽，在速率上创新高，再次翻了一倍，就是这个16通道最高提升依旧保持不变。作为目前最泛用的设备互联协议，PCIe在最近似乎遇到了瓶颈，至今连6.0都没多少应用，这样的更新速度不见得会是好事。

新 闻 三： UCIe联盟发布其3.0规范，支持最高64GT/s数据传输速率，引入多项增强功能

UCIe联盟宣布，发布UCIe 3.0规范，标志着开放小芯片标准发展进入下一个阶段。这次的新规范提供了显着的性能增强，支持48GT/s和64GT/s数据传输速率，同时通过对架构的逐步更新，以满足行业对高速、可互作小芯片解决方案日益增长的需求。

UCIe 3.0规范还引入了一些增强功能，比如加入了运行时重新校准，以提高功率效率和扩展边带信道范围，支持了更灵活的多芯片配置。附加的可管理性特性提高了系统的响应性和可靠性，让芯片设计公司能够灵活选择所需功能，既能实现广泛采用，又能支持设计定制，同时避免不必要的，而无需不必要的硅片开销。

UCIe 3.0规范的要点：

• 支持48GT/s和64GT/s数据传输速率，带宽是UCIe 2.0规范（32GT/s）的两倍，满足了高性能芯片的需求。

• 通过运行时重新校准增强了复用初始化状态实现操作中链路调节，降低了动态功耗。

• 边带信道可达100毫米，支持更灵活SiP拓扑。

• 通过映射支持连续传输协议，为SoC和DSP小芯片之间的连接等新应用实现原始模式下不间断的数据流。

• 预载固件下载标准化使用了管理传输协议（MTP），简化了初始化操作。

• 优先边带数据包允许对时间敏感的系统事件进行确定性、低延迟的信令。

• 加入快速节流和紧急关闭机制，通过漏极开路接口提供系统级即时通知。

• 完全向后兼容UCIe 2.0、UCIe 1.1和UCIe 1.0。

UCIe联盟表示，UCIe 3.0标准代表了芯片行业向前迈出的关键一步，提供了扩展多芯片设计所需的速度、效率和可管理性。这些进步反映了其致力于通过提高带宽密度、功率效率和系统级可管理性来推动芯片生态系统的创新，这些都是可扩展的多芯片系统级封装（SiP）设计的关键推动因素。

原文链接：https://www.expreview.com/101062.html

另外，UCIe联盟也宣布发布UCIe 3.0规范，这项技术的应用区间和PCIe还是有不小的区别的，速率的提升也很可观，支持了48GT/s和64GT/s数据传输速率，对于它自己的应用场景来说还是不错的。

看起来，各种互联通讯协议是一片勃勃生机万物竞发的样子，但是在应用侧的推广还是有困难的，实际应用还是最重要的。

买电脑讨论群：386615430

电脑吧评测室官方一群：798545305

文章转载自网络（链接如上）。文章出现的任何图片，标志均属于其合法持有人；本文仅作传递信息之用。如有侵权可在本文内留言。

引用文章内容与观点不代表电脑吧评测室观点。