炙手可热的SoIC

如果您希望可以时常见面，欢迎标星收藏哦~

来源：内容来自远见，谢谢。

自2018年开始，台积电（TSMC）正式提出全新3D集成电路（3DIC）解决方案－系统整合单芯片SoIC（System-on-Integrated-Chips），更是业界中第一个高密度的3D小芯片堆叠技术。

该技术将主动和被动芯片整合到新的整合SoC系统中，以满足日益增长的市场对更高运算效率、更丰富资料的需求频宽、更高的功能封装密度、更低的通信延迟以及更低的每单位资料能耗。

SoIC是什么？有哪五大优点？

SoIC（System-on-Integrated-Chips）技术是由台积电率先推出，主要是为解决半导体随制程进入2纳米、埃米等级后，面临芯片效能不再仅依靠制程的缩小、也就是摩尔定律逐渐失效的挑战。因此，SoIC具有五大优点：更小的外形尺寸、更高的频宽、更好的电源完整性（PI）、信号完整性（SI）和更低功耗。

SoIC是一种创新的多芯片堆叠技术，其核心想法是将不同功能、不同尺寸、不同节点的晶粒进行垂直堆叠，形成一个整合度极高的单一芯片（SoC）系统。简单来说，该技术可以实现晶圆对晶圆（Wafer-on-wafer）的3D立体接合（bonding），让芯片能在接近相同的体积里，突破单一芯片运行效能，增加双倍以上的性能，令摩尔定律可以持续维持。

SoIC采用Hybrid bonding（混合键合，又称直接键合互连）技术，能在10纳米以下的制程，进行晶圆级的垂直接合技术。台积电SoIC技术不使用突起的金属凸块接合结构，也不使用不需要硅中介层（Interposer），也不同于传统的硅穿孔（TSV）技术，而是利用导电的介电材料，让不同尺寸、功能和节点的晶粒进行异质整合，将多个芯片连接在一起，而且芯片间的凸点（接点）接合间距更小。据了解，在理想状态下，Hybrid bonding间距最小可缩小至1µm以下。

正因为SoIC采用超高密度垂直堆叠，可将主动和被动芯片整合到新的整合SoC系统中，可实现高性能、低功耗和最小RLC（电阻-电感-电容）。目前，SoIC技术最多可以堆叠12颗芯片，未来随着技术的进一步发展，有望实现更多芯片的堆叠。

CoWoS、InFO与SoIC的关系？

针对先进封装技术，台积电精心构建了晶圆级系统整合技术（WLSI）平台，先后推出整合型扇出（InFO）、基板上晶圆上芯片封装（CoWoS，Chip-on-Wafer-on-Substrate）以及系统整合单芯片（SoIC）。上述三种技术，都是延续及整合现有技术，提供延续摩尔定律的机会，并且在系统单芯片（SoC）效能上取得显著的突破。也因此，CoWoS、InFO与SoIC的关系，并非竞争替代关系，而是可同时使用，请看以下图示。

透过上图，我们可以更清楚了解到，现有先进封装CoWoS、InFo先进封装上，都可以用SoIC芯片替代原本的SoC芯片。从外观上看，新整合的芯片就像通用的SoC芯片一样，但却已嵌入了所需的异质整合功能，达到提升效能、功耗更低等等的目的。

台积电也说明，因为拥有最先进制程的晶圆或芯片，以及混合匹配的前段3D和后段3D系统整合，客户可以利用台积电WLSI平台，从晶圆到封装的整合式服务，来打造具差异化的产品。

https://www.gvm.com.tw/article/115991

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3899内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦