CoWoS，四大挑战

如果您希望可以时常见面，欢迎标星收藏哦~

来源：内来自今周刊，谢谢。

台厂在AI硬件制造独领风骚，关键在台积电结合先进制程与CoWoS封装技术提供的一条龙服务。

尽管股市近期震荡，但专家仍然看好台积电与相关供应链的中长线发展。

台股在8月初急跌后，由台积电领军带动大盘反弹，主因就在台积电有坚强的基本面为后盾，也是AI浪潮下台厂最大的受惠者。

台积电不只有芯片制程技术处于全球领先地位，连带其独创的CoWoS封装技术，包括英伟达（NVIDIA）、超微（AMD）、亚马逊（Amazon）等科技大厂，也都选择台积电的“一条龙”芯片制造服务，因此带动了台厂CoWoS概念股的热潮，也是本波反弹的急先锋。

除了CoWoS，全球的先进封装技术还有苹果（Apple）所需要的InFo及SoIC。其他如英特尔推出的EMIB、Co-EMIB、Foveros，及三星的I-Cube和X-Cube等，也都属于先进封装，不过目前仍以CoWoS与InFo占大宗。

总结而言，现阶段的先进封装技术可分为“覆晶封装”、“2.5D/3D IC封装”、“扇出型封装”等类型：

• “覆晶封装”（Flip-Chip）透过把芯片翻转倒置，将IC直接与基板上的接点相互连接；

• “2.5D/3D IC封装”在中介层上垂直堆叠各类芯片，由此缩小接点间距，减少所需空间及功耗，CoWoS便是属于此类；

• “扇出型封装”（Fan-Out Packaging）则是相对于“扇入型封装”（Fan-In Packaging），两者在芯片设计的重分布层（Redistribution Layer, RDL）布线方式有所不同，扇入型为向内布线，讯号输出及输入的“I/O接点”数量受到限制；扇出型则是向内、向外布线皆可，从而提升I/O接点的数量及密度。

扇出型封装可再细分为两种分支，分别是已投入应用多年的扇出型“晶圆级”封装（Fan-Out Wafer-Level Packaging, FOWLP），以及本文主题的扇出型“面板级”封装（Fan-Out Panel-Level Packaging, FOPLP）。

垂直堆叠的CoWoS封装，目前主要运用在先进制程的AI运算芯片、AI伺服器处理器的芯片封装，而FOPLP就各业者现阶段的描述，主要用于成熟制程为主的车用、物联网的电源管理IC等，两种封装技术的应用有所不同。

根据研调机构Yole的资料显示，目前全球IC封装市场中约44％属于先进封装，预估全球先进封装市场规模将从2022年的443亿美元，成长至2028年的786亿美元。

该机构也预估到2027年，CoWoS产业的年复合成长率（CAGR）将达10％，占整体IC封装市场50％以上，摇身成为主流的封装技术。

不过，CoWoS是否就此一帆风顺、大幅成长呢？

CoWoS封装技术迎四项挑战

对此，台新投顾副总经理黄文清指出，CoWoS封装技术仍面临四项挑战，首先，到目前为止良率仍不够稳定；其次，CoWoS需要更先进的散热技术；此外，产能不足也是隐忧，台积电董事长魏哲家曾在法说会上强调，CoWoS需求非常强劲，台积电今年已经扩充CoWoS产能两倍以上，但还是无法满足客户需求。

最后，投入CoWoS封装的成本相当高，使得每片晶圆价格也随之拉高。

如何降低CoWoS封装成本，将是台积电未来要努力的方向。

因为有这些隐忧，市场最近传出将原本2026年才要实施的“面板级扇出型封装”（Fan-out Panel Level Packaging, FOPLP）技术，提前至2025年上线。加上近期台积电宣布买下群创（3481）的5.5代厂，让市场产生联想，也使得FOPLP题材发酵。

根据经济部的资料显示，FOPLP最大的优势在于，由于面板是方形，相较于晶圆的圆形，能有更高的利用率。

FOPLP拥更高利用率优势

以12吋晶圆为例，群创FOPLP产线单片面积为700×700平方公厘，换算大约为6.9片12吋晶圆；此外，原先晶圆制程中的机板材质改成面板用的玻璃材料，也可大幅提升产能与降低成本。

看起来FOPLP的确有些优势，不过，根据群创的说明，目前FOPLP产出的芯片多用于物联网、车用芯片等领域，并没有使用在AI运算芯片，或伺服器处理器等高阶芯片先进封装制程中，显然技术与效能上仍有限制，接下来需要努力突破。

FOPLP接棒台积电CoWoS备受关注的原因，在于透过“方形”基板进行IC封装，可使用面积可达“圆形”12吋晶圆的7倍之多，达到更高的利用率！白话来说，就是同样单位面积下，能摆放的芯片数量更多。

晶圆级”扇出封装的FOWLP，自2009年开始商业化量产，2016年，台积电率先将“整合扇出型”（Integrated Fan-Out, InFO）封装运用于苹果iPhone 7处理器，加速了高I/O数、功能强大的处理器采用FOWLP的趋势。

“面板级”的FOPLP则奠基于FOWLP基础，将封装基板从圆形改为方形，如此在同样面积的基板上，能摆放更多的芯片，不仅生产效率提升，切割过程中浪费的材料也更少，成本相对降低。

根据经济部先前说明，FOPLP以面板产线进行IC封装，方形基板利用率可达到95%，具备“容纳更多的I/O数”、“体积更小”、“效能更强大”、“节省电力消耗”等技术优势。

不过，FOPLP技术还在发展中，尚未大规模量产，面临的困难主要来自于面板翘曲、均匀性与良率等问题，有待相关厂商与设备商合力优化，短期内要挑战台积电CoWoS封装的地位，并不那么容易。

从过往经验来看，新的封装技术出现时，设备与封测厂是受惠最大的族群。黄文清认为，FOPLP是长线可以留意的方向，不过要在一、两年内开始贡献获利。

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3870内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦