浙江
JEDEC发布第四代高带宽内存（HBM4）初步规范，明确了下一代AI和高性能计算的内存技术方向。 HBM4 比其前身 HBM3 具有显着的性能改进，并且能够满足数据密集型应用程序的需求。
HBM4通过16层堆栈实现高达32GB的大容量内存
半导体和存储器行业关注的焦点是HBM4，这种存储器类型有望将相关产品性能提升到一个新的水平。由于 AI 市场对利用这种内存类型的产品（例如 AI 加速器）的需求，HBM 的采用率在过去一年中大幅飙升。 JEDEC 最终验证了 HBM4 的开发，让我们一睹下一代 HBM4 将实现的目标。
HBM4最显着的特点是每个堆栈的通道数增加到HBM3的两倍。这显着增加了带宽和容量，但代价是物理内存占用更大。根据JEDEC的初步规范，HBM4具有以下特点：
- 存储层密度：指定两种类型：24 Gbit 和 32 Gbit。
- 堆栈配置：支持4层、8层、12层和16层TSV（硅通孔）堆栈。这使其能够灵活地满足各种应用的需求。
- 数据传输速度：初始协议规定速度等级高达 6.4 Gbps，但更高频率的讨论仍在进行中。
- 接口宽度：每个堆栈支持 2048 位接口。这是 HBM3 的显着增强。
- 内存容量：在使用32 Gbit层的16层堆栈的情况下，单个堆栈可以实现64 GB容量。具有四个内存模块的处理器可通过 8,192 位接口提供高达 256 GB 的内存和 6.56 TB/s 的峰值带宽。
- 向后兼容性：HBM4 旨在在单个控制器中支持 HBM3 和 HBM4。然而，需要不同的中介层来适应不同的占地面积。
这些规范使 HBM4 针对需要高效处理大型数据集和复杂计算的应用程序进行了优化，例如人工智能、高性能计算 (HPC)、高端图形和服务器。特别是在生成式人工智能领域，HBM4的高带宽和大内存容量有望有助于更快的模型学习和推理。
此外，主要半导体公司也参与了 HBM4 的开发。 SK 海力士和台积电正在合作开发 HBM4 的基础芯片，台积电将使用 12FFC+（12 纳米级）和 N5（5 纳米级）工艺技术制造这些芯片。此外，NVIDIA已经宣布下一代Rubin AI加速器采用HBM4，业界对HBM4的期望不断上升。
JEDEC 目前正在努力最终确定 HBM4 标准，并邀请行业公司参与标准化进程。 HBM4的到来预计将显着推进下一代计算技术，并为人工智能和高性能计算领域开辟新的可能性。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
