进位保存加法器：电路、算法、工作原理、差异及其应用

在算术和计算机电路中，加法器发挥着重要作用，可以在信号发送方法中使用。加法器通常存在于数字信号处理和微处理器芯片的许多构建模块中。有不同类型的加法器可用，例如进位跳跃加法器、CLA 加法器、RCA 或纹波进位加法器等等，但进位保存加法器是一种高速、低成本的加法器，延迟更短。在数组处理、除法、乘法、多操作数加法中经常遇到。

要将多个数字相加而不是两个数字相加，需要多个功能强大的加法器。进位保存加法器或CSA是一种高速多操作数类型加法器，该加法器非常适合将多个操作数相加在一起。因此，它避免了加速计算和耗时的进位传播。本文讨论进位保存加法器或 CSA 的概述。

什么是进位保存加法器？

进位保存加法器或CSA是一种数字加法器，主要用于非常有效地计算至少三个或以上二进制数的和。CSA 通常用在二进制乘法器中，因为该乘法器涉及将上述两个二进制数相乘后相加。通过使用这种方法，可以实现一个大加法器，它比通常的数字加法要快得多。

进位保存加法器框图

进位保存加法器电路图如下所示。与其他类型相比，这种类型的加法器非常不同，因为它不会将中间进位传输到下一级，而是用另一个全加器（FA）将进位和加数保存到下一级的总和中。 ）。

二进制位相加技术，第一阶段的加法部分主要是保存进位和和位，并传送到第二阶段。该级的作用与纹波进位加法器或 RCA 相关，其中存储的进位和和位被相加。该加法器中使用的操作数是三个，如 X、Y 和 Z，其中“Z”是四位输入进位。这里，对于四个 X、Y 和 Z 的每一位，以及 4 个 FA 均使用。

对于每个 FA，都会生成和和进位位。这里，进位位不会传输到下一个 FA，而是简单地保存它们并使用纹波进位加法器将其添加到下一个和项。

进位保存加法器算法

进位保存加法器主要用于计算至少三个或以上n位二进制数的和。这种类型的加法器类似于全加器。下图显示了两个32位二进制数的和，因此第一阶段使用了32个FA。

进位保存单元包括 32 个 FA，其中每个加法器仅根据等效的两个输入数字位计算单个和和进位位。假设两个 32 位数字（如 X 和 Y）生成部分和“S”，并且 & 携带“C”，如下例所示。

Si = Xi xor Yi

Ci = Xi 和 Yi

之后，最终的加法可以如下计算。

• 进位序列“C”可以左移一个位置。
• 在部分和序列“S”的前 MSB 上放置一个零。
• 最后，使用纹波进位加法器或 RCA 将这两者相加并生成结果和。

进位保存加法器工作

进位保存加法器通过组装 K FA 来工作，无需任何水平连接。该加法器的主要功能是将三个 k 位整数（如 X、Y 和 Z）相加，以生成两个整数和“S”和进位 C。进位传播器传播到下一级，而进位生成器用于生成输出进位，与输入进位无关。进位传播和生成是进位保存加法器中的两个功能。进位传播 (Cp) 被传播到下一级，而进位生成器 (Cg) 用于生成输出进位，而与输入进位无关。

例如 ：

令 X = 19、Y = 25 & Z = 11，然后我们计算总和并将其作为 S & C' 进行传送，如下所示。

X=19 = 1 0 0 1 1
Y=25 = 1 1 0 0 1
Z=11 = 0 1 0 1 1
………………………………………。
总和 = 1 0 0 0 0 1
进位 = 1 1 0 1 1
………………………………………。
55 = 1 1 0 1 1 1

在上面的 CSA 示例中，当我们将三个二进制数 X、Y 和 Z 相加时，您将得到一个和并在下一个状态进位。将总和与进位值相加后，我们将得到最终值。

进位保存加法器VHDL代码

进位保存加法器或 CSA 一次执行三位加法。这里三个位是 A、B 和 C，它们被处理并改变为两位输出，如用“S”和“C”表示的和和进位。第一阶段结果中的进位不会在整个加法过程中传播。为了产生进位，在第二级中实现了纹波进位加法器以进行进位传播。CSA 的 VHDL 代码可以通过简单地将全加器的 VHDL 代码映射到两级加法器电路来构建。

IEEE库；
使用 IEEE.STD_LOGIC_1164.ALL；
实体carry_save_adder是
Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
B : in STD_LOGIC_VECTOR (3 downto 0);
C : in STD_LOGIC_VECTOR (3 downto 0);
S : OUT STD_LOGIC_VECTOR (4 downto 0);
Cout : OUT STD_LOGIC);
结束进位保存加法器；
Carry_save_adder的架构行为是
component full_adder_vhdl_code
Port ( A : in STD_LOGIC;
B : in STD_LOGIC;
Cin : in STD_LOGIC;
S : out STD_LOGIC;
Cout : out STD_LOGIC);
end component;
—中间信号
signal X,Y: STD_LOGIC_VECTOR(3 downto 0);
signal C1,C2,C3: STD_LOGIC;
begin
— 进位保存加法器块
FA1: full_adder_vhdl_code PORT MAP(A(0),B(0),C(0),S(0),X(0));
FA2: full_adder_vhdl_code PORT MAP(A(1),B(1),C(1),Y(0),X(1));
FA3: full_adder_vhdl_code PORT MAP(A(2),B(2),C(2),Y(1),X(2));
FA4: full_adder_vhdl_code PORT MAP(A(3),B(3),C(3),Y(2),X(3));
—纹波进位加法器块
FA5: full_adder_vhdl_code PORT MAP(X(0),Y(0),’0′,S(1),C1);
FA6: full_adder_vhdl_code PORT MAP(X(1),Y(1),C1,S(2),C2);
FA7: full_adder_vhdl_code PORT MAP(X(2),Y(2),C2,S(3),C3);
FA8: full_adder_vhdl_code PORT MAP(X(3),’0′,C3,S(4),Cout);
end Behavioral;

优点缺点

进位保存加法器的优点如下。

• 进位保存加法器将 3 个数字的加法减少到 2 个数字。
• 由于进位传播级很少，与其他类型的加法器相比，它的功耗较低。
• 该加法器一次执行三位加法。
• 它是一种高速多量加法器
• 在这种类型的加法器中，一次可以运算三个不同的数字。
• 该加法器中的进位不能在整个级中传播。作为替代方案，进位可以存储在当前阶段中并在下一阶段中像附加值一样更新。
• 树 CSA 的延迟为零。
• 无论最终操作完成，下一级都会使用简单的 N 位 RCA。

进位保存加法器的缺点如下。

• 在进位保存加法的每一步中，可以立即知道加法结果，但我们不知道加法结果与给定数字相比是更小还是更大。
• 这种类型的加法器不能解决将 2 个整数相加以生成单个输出的问题。相反，它只是将 3 个整数相加并生成两个整数，因此两个整数的总和等于三个输入的总和。此技术可能不适合仅需要正常添加的应用程序。
• 检测迹象并不容易。
• 仅对于高位操作来说它非常有效。
• 它对于少数位操作具有高功耗和传播延迟。

应用领域

进位保存加法器的应用包括：

• 进位保存加法器用于计算整数乘法中的部分积。
• 它是一种数字加法器，用于有效计算至少三个或更多二进制数的和。
• 它们通常用于高速乘法器，与纹波进位或进位传播加法器相比，它们通常运行得更快。
• 在我们需要将上述两个数字相加的情况下，这些非常有用。
• 这些用于构建更大的乘法器。
• 这些可以有效地用于实现多操作数加法器，而无需显着增强所使用的硬件。

进位查找头、进位保存加法器和进位选择加法器之间的区别？

在这三种类型的加法器中，超前进位加法器 (CLA) 在传播延迟和速度方面通常是最快的。让我们简单比较一下这些加法器类型：

• 进位前瞻加法器 (CLA)：
  • 进位先行加法器旨在通过提前为每个位位置生成进位信号来最小化进位传播延迟。
  • 它使用一组逻辑方程来计算独立于输入的进位信号。
  • CLA 高度并行，可以同时处理多个位，从而实现更快的加法运算。
  • 主要缺点是与纹波进位或进位选择加法器相比，CLA 需要更复杂的硬件。
• 进位选择加法器 (CSA)：
  • 进位选择加法器通过使用具有不同进位输入值的多组加法器并根据进位信号选择适当的结果来优化进位传播。
  • CSA 对进位和无进位情况执行并行加法，这可以加快加法过程。
  • 然而，CSA 涉及额外的多路复用器和逻辑，这增加了硬件复杂性。
• 进位保存加法器 (CSA)：
  • 进位保存加法器通常用于需要计算多个数字之和的应用中。
  • 它存储部分结果并单独携带它们，然后执行最终的加法。
  • 虽然它对于某些多操作数加法任务非常有效，但它通常不用于简单的两输入加法运算。

如果我们为简单的双输入二进制加法寻找最快的加法器，进位前瞻加法器通常是最佳选择。然而，这些加法器类型之间的选择通常取决于应用的具体要求，例如速度、硬件复杂性和功耗之间的权衡。对于涉及多个操作数或特定设计约束的更复杂的场景，也可以考虑其他类型的加法器，例如进位保存加法器。

为什么 CLA 比 RCA 快？

与纹波进位加法器相比，进位查找头加法器或 CLA 速度更快，因为 CLA 利用传播和生成信号。CLA 通过引入非常复杂的硬件来减少传播延迟。

备注：本文由IC先生网www.mrchip.cn编辑整理发布，请勿转载。