公众号记得加星标⭐️,第一时间看推送不会错过。
![]()
随着传统晶体管尺寸缩小变得越来越困难且成本越来越高,先进的半导体封装技术对于提升计算性能至关重要。芯片制造商不再需要将整个处理器制造成一个大型单芯片,而是可以将其分割成更小的芯片组,并将逻辑、存储器、输入/输出和专用加速器集成到一个封装内。台积电、英特尔晶圆代工和三星晶圆代工都提供用于此目的的技术,但它们的产品组合在架构、成熟度、市场地位和集成策略方面各不相同。
台积电将其先进封装技术归类于3DFabric平台之下。其主要产品包括CoWoS、InFO和SoIC。CoWoS(芯片-晶圆-基板)主要是一种2.5D技术,应用于高性能计算和人工智能领域。它将逻辑芯片和高带宽内存(HBM)放置在中间层上,从而实现高密度、高速连接。CoWoS-S采用硅中间层,而CoWoS-L则将局部硅互连与重分布层结构相结合。CoWoS-R则更多地依赖重分布层,为合适的设计提供经济高效的解决方案。
CoWoS对大型 AI 加速器而言尤为重要,因为在这些加速器中,多个 HBM 堆叠必须以极高的带宽与 GPU 或定制处理器进行通信。台积电表示,CoWoS-S 支持尺寸约为光刻掩模尺寸 3.3 倍的硅中介层,而 CoWoS-L 和 CoWoS-R 则适用于更大的配置。台积电的 InFO 系列采用扇出型封装,无需传统的硅中介层,适用于对薄型封装、高效布线和低成本有较高要求的应用场景。SoIC 通过直接堆叠具有高密度垂直连接的芯片,实现了真正的三维集成。SoIC 堆叠还可以集成到 CoWoS 或 InFO 封装中,从而构建台积电所谓的“3Dx3D”系统。台积电 3DFabric 概述
英特尔晶圆代工的核心产品组合是EMIB和Foveros。EMIB,即嵌入式多芯片互连桥,通过嵌入有机封装基板中的小型硅桥连接并排排列的芯片组。与全硅中介层不同,EMIB仅在需要密集芯片间通信的地方放置硅片。这可以减少硅片用量,简化某些组装环节,并允许设计人员构建大于单个光罩的封装。EMIB非常适合连接计算单元、I/O芯片和HBM,同时保持每个组件相对易于散热。
Foveros 通过支持垂直集成来完善 EMIB。在 Foveros 封装中,计算芯片可以堆叠在提供通信或其他功能的有源基片上。Foveros Direct 采用铜对铜混合键合技术,可实现更小的连接间距、更低的电阻以及堆叠芯片间更大的带宽。英特尔可以将 Foveros 堆叠芯片与 EMIB 桥接芯片组合在 EMIB 3.5D 封装中,从而同时获得垂直密度和水平可扩展性。英特尔还在扩展产品组合,推出了 EMIB-T(增加了硅通孔)和 Foveros-R(一种旨在平衡成本和性能的重分布层选项)等变体。英特尔晶圆代工封装概述
三星晶圆代工提供可比拟的横向和纵向集成技术。其目前的横向产品组合包括 2.5D Cube-S 和 2.3D Cube-E 及 Cube-R。Cube-S(此前与三星的 I-Cube 命名相关)将逻辑芯片和 HBM 内存封装在硅中介层上。三星表示,符合要求的配置可以使用 3.3 英寸光罩尺寸的中介层,并集成多达八个 HBM 模块,更大的配置可支持额外的内存容量。Cube-E 使用嵌入式硅桥,其概念与英特尔 EMIB 类似,而 Cube-R 则采用重分布层中介层。
为了实现垂直整合,三星提供 3D Cube 技术(原名X-Cube)。3D Cube-T 采用晶圆级芯片制造工艺中的热压键合技术,而 3D Cube-H 则采用混合铜键合技术,以实现更小的间距和更优异的电气性能。这些技术通过堆叠芯片来缩短通信路径,节省封装面积,并降低与超大型单片芯片相关的良率风险。三星的更广泛优势在于其能够将晶圆代工、封装和存储器方面的专业知识整合于同一家公司——这对于高度依赖 HBM 的系统而言极具吸引力。三星晶圆代工封装概览
从技术角度来看,这三家公司都在朝着相似的方向发展。台积电的CoWoS-S和三星的Cube-S采用大型硅中介层实现2.5D集成。英特尔的EMIB和三星的Cube-E则使用局部嵌入式桥接技术而非完整的中介层。台积电的SoIC、英特尔的Foveros Direct和三星的3D Cube-H则通过先进的键合技术实现高密度垂直堆叠。此外,每家厂商还提供重分布层替代方案,以便在不需要最大硅中介层密度的情况下降低成本。
它们的主要区别在于执行方式和生态系统。台积电作为众多无晶圆厂客户的领先先进芯片制造商,拥有强大的客户基础,这为3DFabric和CoWoS带来了广泛的人工智能产品市场。英特尔在封装其自身复杂的处理器方面拥有丰富的经验,并强调灵活的桥接集成、大尺寸封装和地理分布式组装能力。三星提供垂直整合的方案,连接逻辑制造、先进封装和存储器生产,但客户必须评估其具体的工艺成熟度、设计生态系统、产能和产品要求。
总而言之:没有绝对优越的产品组合。台积电在基于中介层的AI封装领域尤为突出;英特尔凭借EMIB和3.5D架构脱颖而出;三星则提供广泛且日益统一的中介层、桥接和垂直堆叠技术。正确的选择取决于带宽、散热限制、HBM数量、芯片来源、封装尺寸、产能、成本和供应链策略。
(来源:编译自semiwiki)
*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4522期内容,欢迎关注。
加星标⭐️第一时间看推送~
求推荐
特别声明:以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布,本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.