台积电押注光芯片

公众号记得加星标⭐️，第一时间看推送不会错过。

台积电入局光芯片市场，这已经不是什么秘密。

有分析人士指出，台积电在硅光子学领域的地位日益重要，有望像其在先进人工智能封装领域一样占据主导地位。凭借其制造平台COUPE（Compact Universal Photonics Engine：紧凑型通用光子引擎），台积电能将前沿的电子逻辑、成熟的光子工艺和先进的封装集成相结合，其系统级集成能力目前尚无法与竞争对手匹敌。

台积电表示，与传统的微凸点封装方案相比，COUPE技术可在相同速度下降低40%的功耗，或在相同功耗下实现170%的速度提升。更广泛地说，光器件发展路线图表明，每比特能耗将从传统铜封装的30 pJ/bit以上逐步降低，到基板上共封装光器件的5 pJ/bit以下，最终随着光I/O移至中介层，能耗将降至2 pJ/bit以下。

在最近，台积电分享了他们对光平台的最新看法。

最初的光规划

在介绍台积电的最新进展之前，我们先回顾一下台积电对光芯片的规划。

从相关介绍可以看到，台积电的硅光子平台“COUPE”以 SoIC 技术为基础。该系统利用铜对铜键合和混合键合技术，将电子电路（EIC）直接连接到晶圆上的光子电路（PIC）。据称，该光子电路包含所有关键组件，包括一个先进的200G微环调制器（MRM）。接下来，在晶圆上覆盖一层氧化层，并将其键合到另一个硅晶圆上。最后，从背面创建称为介质通孔的微小孔，以建立与衬底的电连接。

相关报道指出，调制器是PIC的另一个关键组件，主要包括微环调制器（MRM）和马赫-曾德尔调制器（MZM）。马赫-曾德尔调制器（MZM）在高速度、高功率应用场景中表现出色，而微环调制器（MRM）则具有结构紧凑、密度高的优势——使其成为高效CPO传输的核心组件。

在2025年IEEE ECTC会议上，台积电硅光子事业部发表了一篇新论文，进一步强化了COUPE概念

台积电表示，为了应对人工智能和高性能计算等带宽密集型应用日益增长的需求，一种新型宽带光引擎（BOE：broadband optical engine ）架构应运而生，它将硅光子学与先进的封装技术相结合。该光引擎在系统级集成了三个关键组件——COUPE（紧凑型通用光子引擎）、COI（互补光互连）和iFAU（集成光纤阵列单元）——从而在2.5D CoWoS环境中实现共封装光学器件（CPO）。

该架构的核心是COI，它是实现低损耗光信号路由的关键组件。COI由成对的光耦合器和精密设计的结构组成，能够高效地将来自iFAU光纤的光重定向到片上波导，并将信号引导至硅光子芯片。这种耦合路径对于最大限度地降低插入损耗和实现高性能光电共集成至关重要。

BOE系统的一大显著特点是其与晶圆级制造的兼容性。这种面向工艺的方法不仅支持可扩展的带宽密度（利用iFAU中的多波长操作和多排光纤阵列），而且还通过在线工艺监控确保了高可制造性。通过采用垂直光耦合配置，该系统对芯片翘曲具有更高的容错性——芯片翘曲是先进封装领域的一大挑战。与对机械对准高度敏感的边缘耦合（EC）不同，垂直耦合在实际组装条件下具有更高的鲁棒性和稳定性。

为了验证该BOE平台的性能，台积电对整片300毫米晶圆进行了一系列光学测量。随后，将测量结果与仿真和建模数据进行比较，以评估性能一致性并识别工艺敏感性。研究表明，模型预测的光学性能与实测光学性能之间的差异受多个关键尺寸（CD）参数的显著影响，包括波导宽度、刻蚀深度、侧壁轮廓、表面光滑度和对准精度。

这些发现凸显了严格控制光器件制造工艺的重要性。即使结构尺寸或材料特性存在微小偏差，也会导致光损耗和信号保真度出现可测量的差异。随着台积电持续通过CoWoS和SoIC平台扩展其CPO能力，集成稳健的BOE技术对于实现下一代带宽密度和系统级效率至关重要。

台积电最近更新

在昨日于中国台湾举办的光论坛上，台积电先进封装技术发展副总经理徐国晋表示，光收发器底层架构正经历结构性转变，硅光子已成为主流型态，预期2027年市占率可望超过50%，而硅光子最终体现是共同封装光学（CPO），今年下半年将有厂商投入量产。

他指出，随着人工智能呈指数级增长，网络正被推向其物理极限。如今的计算单元不再是单一服务器，而是整个数据中心。而数据中心的神经系统就是光学。 2025年光收发器销售额较2024年成长25%，预计2026年将再成长50%，其中，高阶100G及以上速度的市场，2024年倍增，2025年再成长60%。

徐国晋表示，2028年人工智能，规模化将进一步引发大规模成长；因应发展趋势，光收发器的底层架构正经历永久的结构性转变。硅光子已成为主流型态，市占率有望在2027年超过50%。

他指出，半导体领域已全面投入硅光子技术。晶圆代工可以扩大光学引擎的规模。

台积电副专案处长陈明发也在同一场论坛中表示，从发展趋势来看，AI运算能力约每两年成长3倍，但I/O效能每两年仅成长约1.4倍，两者之间的差距正逐步扩大，如何持续提升I/O效能，成为AI系统进一步扩展必须解决的关键。

要突破I/O墙限制，必须逐步从传统铜传输转向光传输。陈明发指出，传统铜线在高频率环境下难以支援长距离信号传输，而光传输则能有效延长讯号传输距离，进一步支援AI数据中心实现Scale-up与Scale-out架构，满足大规模AI运算对频宽与连接性的需求。

据报道，目前光学元件整合至系统主要有两种架构，一是CPO（CPO on Substrate），即光引擎整合于基板上；二是OOI（Optical on Interposer，光学中介层），把光引擎整合至XPU上。相较传统铜线，CPO与OOI技术可带来约4~10倍的功耗效率提升、延迟降低约10至20倍。

台积电目前也积极发展光学平台。如上所述，其中一项代表性技术就是COUPE，采用台积电SoIC-X键合技术，将EIC与PIC透过Bond-to-Bond的方式进行整合，同时搭配台积电自行设计的光路结构。

COUPE同时支援光栅耦合器（ grating coupler ，简称GC ）与边缘耦合器（ edge coupler ，简称EC ）两种耦合方式。其中，在关键结构中，可从COUPE-GC中看到硅透镜（ si ulens ）、金属反射镜（ metal reflector ，简称MR ）、 Si/SiN光栅耦合器； COUPE-EC则有EC facet 、 Sin Tip等核心结构。

为支持客户进行光子集成电路设计，台积电也提供完整的元件PDK，涵盖光波导（ waveguides ）、弯曲结构（bends）、耦合器（couplers ）、调变器（ modulators ）以及光侦测器（ photodetectors ）等关键元件，协助客户更有效率地进行硅光子设计，同时缩短产品开发周期与上市时间。

对于COUPE如何进一步扩展品路？陈明发表示，目前主要存在两种频宽扩展策略。第一种是“Fast and Narrow”策略，核心是著重提升单一Lane的传输速度，从200 Gbps提升至400 Gbps，未来甚至可能超越400G。同时，台积电也会将Lane数量从64 Lane扩增至128 Lane，甚至更多，让总频宽从3.2 Tbps提升至12.8 Tbps，甚至更高。

第二种则是“Slow and Wide”策略，重点不是极度提升单一Lane的传输速度，而是增加WDM波长数量来扩大总频宽。WDM可从单一波长逐步增加至4、8、16个波长、甚至更多，持续扩大整体光传输容量。

盯着这些目标，台积电不断改善COUPE的效能提升，在下一阶段发展，异质整合这个角色更为重要。陈明发表示，未来可望直接将调变器（ modulator ）、SOA（半导体光放大器，Semiconductor Optical Amplifier）与光源整合至COUPE平台背面，进一步提高光电元件整合程度，并为后续系统扩展提供更多弹性。

未来演进路线图

据Tomshardware报道，台积电的硅光子技术路线图目前分为三个阶段，从采用传统可插拔光器件的1.6 Tbps光引擎，到集成于处理器封装内的12.8 Tbps光引擎。COUPE路线图与台积电的先进封装技术以及微环调制器（MRM）的演进紧密相关，微环调制器用于调节光线并直接影响性能。因此，台积电的几家客户（例如英伟达）都围绕COUPE的演进来制定其硅光子战略。

路线图的第一阶段——名为“PCB上的COUPE”——采用台积电的SoIC-X键合技术，将65nm电子集成电路（EIC）与光子集成电路（PIC）键合在一起。该方案的初始目标应用是OSFP（八路小型可插拔）光模块，可提供1.6Tbps的带宽（吞吐量是铜缆以太网解决方案的两倍，同时能效也是两倍）。因此，第一代COUPE不在本文的讨论范围之内。台积电表示，SoIC-X接口具有极低的阻抗，能够在高速信号传输的同时降低功耗。

第二代产品——名为基板式 COUPE——标志着台积电从传统的可插拔光器件向共封装光器件 (CPO) 的过渡。在此阶段，COUPE 与台积电先进的芯片封装技术 (CoWoS)集成，并与网络交换机 ASIC 共封装。这种架构能够实现主板级光互连，总带宽高达 6.4 Tbps，能效提升 2 倍，延迟降低 10 倍，远超现有的可插拔解决方案，这对于NVLink、以太网和 InfiniBand 交换机等各种应用来说都非常理想。

第三阶段——名为“COUPE on interposer”——将硅光子技术进一步推向计算芯片：一个12.8 Tbps的光引擎被直接集成到处理器封装中，从而实现极致的带宽和可扩展性。除了带宽再次翻倍之外，该公司预计该架构的能效将比目前的插拔式解决方案提高5倍，延迟降低20倍。这将使其对构建拥有数千个加速器集群的超大规模数据中心运营商极具吸引力。

总而言之，COUPE的主要目标是尽可能地将光引擎与计算单元连接起来。

在演讲中，陈明发也强调， COUPE也可以作为光学中介层（ optical interposer ）。陈明发解释，如同CoWoS-S一样， COUPE可支援最大达3.3倍reticle size的尺寸，为COUPE未来可能实现的各种应用留下很大的想像空间。

陈明发进一步指出，随着AI与HPC对频宽、传输距离以及功耗效率的需求持续提升，光学I/O将成为值得关注的技术方案；台积电也将持续优化COUPE平台，进一步支援CWDM与DWDM等不同光传输应用；未来COUPE与CoWoS封装将进一步整合，未来可能应用于不同领域。不过，要实现完整的光电整合生态系，除了晶圆代工厂本身的技术发展之外，也需要产业链各方利害关系人，以及OSAT业者之间进行密切合作才能实现。

但正如徐国晋所说，包括激光、光纤、光纤连接器和产品测试，正在成为大规模部署的真正瓶颈。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4516期内容，欢迎关注。

加星标⭐️第一时间看推送~

求推荐