RTL 阶段预测 MBIST：面积与测试时间能提前估到哪一步

芯片项目进入 DFT 规划后，MBIST 面积和测试时间往往要反复算。

存储器数量、深度、位宽、端口、时钟域和测试配置稍有变化，MBIST 控制器、访问调度与测试周期就可能跟着变。要拿到相对可靠的面积，通常得先插入 MBIST 再综合；要确认测试时间，还要生成测试并读取周期数。设计空间一大，同一套流程就得反复跑，候选方案未必来得及充分比较。

2026 年 8 月 20 日提交到 arXiv 的论文《Automated Estimation of MBIST Area and Test Time in Heterogeneous Memory IPs via Stacked Ensemble Framework》，尝试把这一步往前挪。作者用监督学习从 RTL 层的结构参数预测 MBIST 面积与测试时间，在测试集上报告了 90.68% 和 96.80% 的“准确率”。

数字很抢眼，也很容易被读错。这里的准确率指预测相对误差落在 ±10% 以内的样本比例。它不代表 sign-off 通过率，也不能说明模型面对任意存储器 IP 都有九成以上把握。

这项工作的现实价值，是在受控设计空间内提供一个早期代理估计器，帮助工程师更快筛选候选。它要进入真实项目，得过三道门：误差口径能否支撑决策，测试数据能否覆盖目标设计，最终结果能否由原有 EDA flow 验收。

模型提前算的是什么

先看作者如何制造“真值”。

面积支路先改变 RTL 模板与 Tessent 配置，生成不同存储器组合，再经过 MINT 完成 MBIST 插入，最后用 Synopsys Design Compiler 综合。作者把插入后设计面积减去原始设计面积，作为 MBIST 面积标签。

测试时间支路从 MINT 汇总报告中读取测试周期数，再结合时钟周期或频率换算。测试时间等于测试周期数乘以时钟周期，也等于测试周期数除以频率。

模型先用完整工具流程生成一批带标签样本，再学习 RTL 参数到结果之间的映射。部署后，新候选配置可以先走模型，无需每次都立刻跑完综合与测试生成。

被省下的是一部分重复评估。训练集建立、模型刷新、边界样本复核和最终方案确认，依然离不开综合、测试生成与工程验证。

作者准备了两个任务数据集：面积预测有 4,470 个经综合的 MBIST 变体，测试时间预测有 624 个取得测试生成结果的样本。两者相加是 5,094 条任务样本，但不宜写成 5,094 个相互独立的存储器 IP。论文说明，这些数据主要来自对 RTL 模板和配置文件做系统性参数变化。

输入特征很工程化。面积模型看到 SRAM 与寄存器文件（RF）数量、总存储器数、时钟域、地址深度和数据宽度，并进一步构造纳入测试的存储器占比、每个时钟域的存储器数、总比特数、排除比例等特征。测试时间模型使用行数、列数和读写端口，再构造可寻址规模与端口比例。

作者先把领域知识编码成这些特征，再让模型拟合非线性关系。消融实验显示，拿掉特征工程后，两条任务的表现都明显下降。结果来自结构参数、目标变换和集成方法的共同配合，单纯归因于模型规模会漏掉最重要的工程工作。

90.68% 和 96.80% 应该怎么读

论文把数据按 80/20 切成训练集和测试集，使用三项指标评价结果：R²、平均绝对百分比误差（MAPE），以及预测误差是否落在 ±10% 以内。

面积模型由 XGBoost、LightGBM 和前馈神经网络组成，三者输出再交给梯度提升回归器。它在测试集上的 R² 为 0.9999，MAPE 为 5.14%，±10% 误差带内命中率为 90.68%。带特征工程的最强基线神经网络为 82.15%，两者相差 8.53 个百分点。

测试时间模型更紧凑，由 XGBoost 与 LightGBM 做基学习器，岭回归做元学习器。XGBoost 经过 100 轮 Optuna 搜索调参。最终测试集 R² 为 0.9978，MAPE 为 2.10%，±10% 命中率为 96.80%。最强基线梯度提升回归器为 48.00%，差值是 48.80 个百分点。

“百分点”三个字不能省。90.68% 减去 82.15% 等于 8.53 个百分点；若写成相对提升 8.53%，统计含义就变了。

±10% 命中率只回答一个问题：有多少测试样本的相对误差不超过 10%。它没有给出误差最大的样本差了多少，也没有说明 10% 对当前项目是否足够。

早期架构筛选时，10% 误差或许已经能排除明显不合适的候选。面积预算卡得很紧、测试窗口受限或成本模型敏感时，10% 仍可能太宽。评价代理模型的第一道门，应当落在误差定义与决策需要能否匹配。

随机切分能证明插值，外推还要另考

这篇论文最大的证据边界落在数据切分上。

作者报告的是 80/20 随机切分，并在训练分区内完成调参与验证。公开文本没有说明测试集是否按 RTL 模板、存储器家族、配置族、memory compiler、测试算法或项目来源做隔离。

如果同一模板生成的大量相近变体被随机分到训练集和测试集，模型可能很擅长在已知设计空间里插值。这个结果有用，却不足以证明它能处理来自不同团队、不同命名规则、不同 compiler 或不同测试架构的新 IP。

论文还加入了语义端口识别模块，用字符级 n-gram 和逻辑回归，从端口名称识别时钟、地址、数据输入与数据输出。这个模块想减少手工标注，适应不同命名风格。论文没有单独给出它在隔离测试集上的精确分类指标；端口识别一旦出错，后面的结构特征也会跟着偏。

复现时还得追问 stacked ensemble 如何产生元学习器的训练输入。规范做法通常会使用 out-of-fold 预测，也就是让元学习器使用基学习器对未参与该轮训练样本的预测，降低过度乐观的拟合。论文算法描述没有把这一点交代清楚。现有证据不足以断定发生了数据泄漏，但这显然是复现清单中的必查项。

第二道门可以这样设：随机测试集通过后，再按模板或存储器家族做隔离切分；若要跨项目使用，还要增加外部盲测集。跨分布误差仍然可控，才能给“泛化”补上工程证据。

面积预测没有越过物理签核，测试时间也不是量产成本

代理模型的输出名称很像工程最终指标，实际所处层级不同。

论文的 MBIST 面积来自综合后的逻辑面积差。它能反映控制器与相关逻辑的面积增量，却没有覆盖布局布线后的拥塞、时钟树、buffer、时序修复、功耗与物理实现代价。综合面积预测得很准，布局布线后也未必保持相同排序。

测试时间由测试周期数与时钟频率换算。真实量产测试还会受到并行策略、功耗限制、ATE 资源、诊断流程、repair、接口切换和测试计划影响。模型预测的更接近特定配置下的 MBIST 执行时间代理值，不能替代一颗芯片最终的完整测试成本核算。

它更适合放在 RTL 参数阶段做快速筛选，减少明显无效的综合与测试生成。候选收敛后，团队仍要用经过项目认证的 DFT、综合和验证流程复算。模型负责排序和预警，工具链负责提供可交付证据。

一线 DFT 工程师可以更快比较存储器分组、纳入与排除配置和时钟方案。CAD 或流程负责人则要管理数据版本、工具版本、特征提取一致性与模型漂移。研发管理者更该追踪少跑了多少无效任务、候选误排序率多高、最终复算打回了多少方案，而非只盯离线准确率。

回归模型文件本身撑不起可落地的 AI+EDA。这也是中科麒芯在构建智语芯、IC 智能知识库与 Flow Builder 时强调的一点：结构参数、企业设计知识、EDA 工具调用、版本记录与人工 review 节点，需要进入同一条可追溯的研发流程。

怎么验收这类 EDA 代理模型

团队若准备试用类似方法，可以把验收问题压缩成三组。

第一组看误差。除了 R² 和平均误差，还要看 P95、最大误差、候选排序一致性，以及预算边界附近的误放与误杀。一个模型即使整体 MAPE 很低，也可能在最关键的极端配置上失败。

第二组看数据。训练集是否覆盖目标存储器类型、容量、端口、时钟域、测试算法和工具版本？测试集是否按模板或项目隔离？新 compiler、新 PDK、新 MBIST 工具版本上线后，模型是否重新校准？

第三组看流程。哪些候选可以先看模型，哪些必须触发完整 flow？低置信度样本如何回退？模型结果、输入参数、版本和最终复算结果能否留痕？工程师能否快速发现错误并接管？

三组问题分别对应预测误差、数据外推和工程验收。三道门都过了，模型才可能成为设计空间探索的一部分。只过离线随机测试集，它仍然是一项有潜力的实验结果。

这篇论文把 MBIST 规划中一类高频、重复、成本不低的评估任务，改造成了可以提前调用的代理模型。

90.68% 与 96.80% 说明，在作者构造的数据分布和 ±10% 口径下，stacked ensemble 能较好拟合 MBIST 面积与测试时间标签。它为 RTL 参数阶段的快速筛选提供了证据，也提示我们：同一设计空间里的大量候选，或许无需全部从头跑到尾。

工程结论仍要收住。训练数据来自受控变体，测试采用随机切分，端口分类与跨模板泛化证据还不完整，面积和测试时间也都没有越过 sign-off 与量产测试的边界。

监督学习可以先替团队估一遍，帮助缩小设计空间；最终方案仍要回到完整工具流里确认。接下来更值得关注的指标，是模型能否在不漏掉高风险候选的前提下稳定减少无效 EDA 运行，并在跨项目、跨版本盲测中保持可控误差。

作者：麒芯

免责声明：本文基于公开论文整理与分析，仅用于技术和产业交流，不构成产品能力承诺、工程签核结论或投资建议。

参考资料：

1. arXiv:2608.19705v1：《Automated Estimation of MBIST Area and Test Time in Heterogeneous Memory IPs via Stacked Ensemble Framework》

2. scikit-learn：《StackingRegressor》官方文档