北京
（AI云资讯消息）据三星电子技术副总裁朴昌民（ChangMin Park）在韩国本地会议上的最新表态，三星正规划将高数值孔径EUV光刻设备部署至其产线中，专攻1纳米制程节点的芯片制造。该高管明确，三星将依托这一尖端光刻机推进量产进程，时间窗口瞄准2030年前后。
半导体制造的工艺进步在电路尺寸不断缩小的过程中会遭遇物理极限。电路尺寸的缩小依赖于所用光的波长，当芯片制造商面临尺寸持续缩减的需求时，便会触及这一根本性限制。除非缩短波长，否则无法突破。不过，制造设备中透镜系统的数值孔径（NA）能够为制造商提供助力，因为更高的孔径允许他们进一步缩小所印刷电路的尺寸。
半导体制造的物理极限正成为行业绕不开的课题。电路尺寸的微缩直接取决于光刻光源的波长，标准EUV设备受限于13.5纳米的波长，一旦触及瓶颈，唯有缩短波长才能继续推进。而光刻机透镜系统的数值孔径（NA）则提供了另一条突破路径，即更高的孔径能够印制出更细密的电路图形。这一优势在布局1纳米（业界常以埃为单位，1埃=0.1纳米）及以下制程时尤为关键。这正是高数值孔径EUV技术备受关注的原因。
虽然荷兰光刻机巨头ASML的高数值孔径EUV设备（0.55NA）数年前即已开始发货，但其在晶圆厂端的实际落地却再度遭遇延迟。首个信号来自台积电，去年有报道称，这家全球领先的晶圆代工厂正评估光掩模无薄膜等替代技术方案，以期绕过高NA设备实现更先进的芯片制造。
无独有偶，三星电子技术副总裁朴昌民今天在韩国举行的2026年下一代光刻与图案化会议上明确表示，三星将从1纳米制造节点开始引入高数值孔径EUV光刻机。该高管同时透露，公司此前曾计划将该设备用于2纳米和1.4纳米制程节点的量产，目前相关时间表已作出调整。
三星与台积电同步放缓导入节奏的背后，折射出高数值孔径EUV技术在成熟度与成本之间仍面临挑战。三星规划在2030年前实现1纳米芯片的量产，而高数值孔径EUV被视为达成这一目标的关键设备。
朴昌民进一步补充称，三星认为高数值孔径EUV光刻机将从A10（1纳米）及更先进节点开始变得不可或缺。高数值孔径设备凭借更高的数值孔径，能够通过单次图案化完成精细电路印制，这是传统低数值孔径EUV设备无法实现的。传统低数值孔径EUV设备不得不依赖多重图案化工艺，不仅推高成本、增加工艺复杂度，还会导致最终产品缺陷率上升。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
