吉林
美国限制高端光刻机之后，中国芯片没有停在7nm的门口，而是把竞争重点转向了先进封装。围绕Chiplet、2.5D和3D封装展开的投资，规模被推到了4000亿元左右。
这意味着什么？简单说，过去大家比的是谁能把晶体管做得更小，现在还要比谁能把多颗芯片组合得更好，谁能让算力、内存和数据传输形成一个高效系统。
芯片行业曾经相信，只要不断缩小晶体管，性能就能持续提升。130nm、65nm、28nm、7nm，一路走下来，摩尔定律成了整个行业的导航图。
但到了3nm和2nm，难题开始集中出现，晶体管距离越来越近，漏电、散热和功耗都在上升。一张3nm晶圆的代工价格可能超过2万美元，大型芯片的面积越大，碰上缺陷的概率也越高。
一颗接近800平方毫米的单体大芯片，良率可能只有20%到30%。也就是说，生产十颗，可能有七八颗无法正常使用。这样的成本压力，连资金充足的科技巨头也难以忽视。
问题来了，既然一颗巨型芯片不好做，为什么不把它拆开？
Chiplet的思路并不复杂，把最需要性能的计算部分交给先进制程，把接口、电源管理和其他功能交给28nm、14nm等成熟制程，最后通过先进封装把它们组合起来。
这样做的好处很直接，小芯片更容易做出高良率，成熟制程也不用被迫升级，企业可以把钱花在真正关键的位置。芯片不再是一个孤零零的大铁块，而更像一套可以组合的模块。
AMD早在2017年之后就大规模采用了这种方式，把多颗计算芯粒和一颗I/O芯粒组合起来，服务器处理器的制造成本明显下降，产品性能也得到提升。后来，苹果在M1 Ultra中用UltraFusion把两颗M1 Max连接起来，芯片之间的带宽达到2.5TB/s，系统使用时仍然像一颗完整的大芯片。
这条路并不是只适合电脑和服务器。2022年，AMD推出搭载3D V-Cache的处理器，把额外缓存堆到计算芯片上，游戏性能得到提升。它说明芯片的性能提升，不一定非要依靠晶体管继续缩小，增加高速缓存和改善数据路径，同样可以带来实际效果。
先进封装真正解决的，是数据搬运问题。
人工智能芯片需要不断从内存读取数据，很多时候不是计算单元不够快，而是数据送不过来。普通DDR5内存的单个通道位宽为64bit，而HBM通过更宽的连接靠近GPU，互连位宽可以达到1024bit，甚至更高，传输速度进入TB/s级别。
在芯片内部，TSV硅通孔技术还能把数据从一层直接送到另一层，不必绕很长的平面线路。说白了，传统芯片像是在一层楼里铺路，3D封装则是在楼层之间修电梯，数据少绕路，延迟和能耗都有机会下降。
这也是4000亿元投资受到关注的原因。先进封装已经不只是传统意义上的封装和测试，企业需要采购用于重布线的光刻设备、用于打孔的刻蚀设备、CMP研磨设备和键合设备，部分封测厂正在向半导体制造环节靠近。
谁掌握了封装产能，谁就更有机会把AI芯片真正交付出去。过去几年，英伟达H100、B200等产品面对的瓶颈，不只是晶圆制造，台积电CoWoS封装产能同样紧张，月产能从1.5万片扩大到6万片以上，仍然难以完全满足需求。
这给中国企业留下了一个清晰方向。除了扩大封装设备产能，还要补上ABF载板、键合胶等材料短板，为华为昇腾、寒武纪等本土芯片提供规模化生产条件。
不过，先进封装不是万能钥匙。3nm和2nm依然在手机处理器、低功耗设备和高性能计算中拥有优势，晶体管越小，单位面积塞入的计算能力仍然可能更高。Chiplet也会增加设计难度，芯粒之间的通信、散热、供电和软件适配，都需要长期积累。
所以，真正的变化不是中国已经完全绕开了先进制程，而是产业竞争多了一条重要路径。平面微缩受限之后，芯片开始向系统整合、立体堆叠和高带宽连接转移。
美国限制的是一部分设备和工艺，中国企业押注的却是另一套工业能力。未来算力比拼，看的不只是单颗芯片能做到几纳米，还要看多颗芯片能不能稳定组合，封装能不能大规模生产，整机能不能按时交付。
芯片竞争正在从单兵突进变成协同作战。谁能把材料、设备、封装、芯片设计和应用场景连成一条线，谁才更可能在下一轮算力竞争中站稳脚跟。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
