从26篇论文看AI for EDA：生成只是起点，工程闭环才是门槛

过去几个月，AI for EDA 论文密集出现。研究者仍在追逐更高的 RTL 生成通过率、更强的 Agent 和更自动化的 EDA 流程。把这些工作放在一起，研究重心已经换了。

早期讨论集中在一个问题：大模型能不能写 Verilog。现在，论文开始追问更难的后半程。领域训练之后，模型还能不能稳定利用外部文档？生成结果由谁验证？Agent 如何保持 EDA 工具的运行状态？一次优化失败后怎样回退？局部的 PPA 改善会不会拖垮后续阶段？模型修改了工具源码，谁来证明新算法没有破坏正确性？

这些问题听起来没有“AI 一句话造芯片”那么热闹，却更接近工程现场。芯片设计容不下“看起来差不多”。RTL 要经过仿真和形式验证，版图要过 DRC，物理设计要看 post-route QoR，模拟电路最终还得回到 SPICE 仿真、PVT、版图后乃至硅后验证。

我们从麒芯说 AI 的往期内容中重新抽取了 26 篇论文，按七条技术路线排列。它们覆盖数据与知识训练、benchmark、RTL、验证、Agent 执行层、EDA 源码演化和模拟设计。放在一起看，AI for EDA 下一阶段的门槛已经很清楚：生成能力仍是起点，知识利用、工具裁决、过程留痕和责任边界开始决定上限。

先选你的阅读路线

前端工程师，可以先看 RTLSeek、VeriGraphi、StepPRM-RTL、CASS-RTL 和逐步细化生成。重点关注正确性信号到底来自模型内部、训练过程，还是外部工具。

做验证的工程师，建议从 ChatSVA、AgileAssert、CoverAssert 和 Structured Testbench Generation 开始。这一组论文都在回答同一个工程问题：LLM 的生成结果怎样进入可检查、可迭代的验证闭环。

做后端和 CAD flow 的工程师，优先看 PostEDA-Bench、Rule2DRC、FluxEDA、GR-Evolve 和 AgenticPD。这组工作的关键词是状态、回滚、执行结果与跨阶段 QoR，早已越过“写脚本”。

做模拟设计的工程师，可以直接看 ACOF 和 ATLAS。两项工作都没有把 LLM 当成电路裁判，而是把它放进搜索、模板和仿真器构成的约束环境。

研发管理者更应该留意 OpenRTLSet、EDA-Schema-V2、ChipLingo、The Dawn of Agentic EDA、Trace2Skill 和 HORIZON。企业最后要规划的，往往是数据权属、知识更新、工具接口、评估预算、Agent 权限和人工接管点。

把 26 篇论文摊开，四条变化很明显。

第一，数据开始带上工程语义，训练也开始检查模型会不会用知识。代码数量仍然重要，但许可、流程阶段、验证信号、QoR 标签和检索利用率正在决定数据能否进入真实任务。

第二，benchmark 开始接工具。代码相似度和简单编译率已经不够，仿真、DRC、coverage 和 post-route 结果逐步成为裁决依据。

第三，Agent 开始拥有状态。一次性 shell 调用很难支撑复杂 EDA flow，持久实例、检查点、回滚和执行历史正变成基础设施。

对芯片企业来说，这类闭环还要接上企业知识、EDA flow、权限审计和人工复核。中科麒芯用智语芯、IC 智能知识库与 Flow Builder 衔接这些环节。

第四，AI 的动作进入工具内部。研究者不再满足于调参数，已经开始让 Agent 修改综合和布线工具的源码。能力边界因此更敏感，验证责任也更重。

数据正在变成可验证的工程资产

没有可复现的数据和统一的流程表达，模型分数很容易被几组漂亮样例放大。OpenRTLSet、EDA-Schema-V2 与 ChipLingo 分别从开放 RTL 数据、物理设计 schema 和领域模型训练切入。前两项解决数据怎样组织，ChipLingo 继续追问模型能否稳定利用这些知识。

OpenRTLSet：把训练地基一起开放

论文：《面向大模型 Verilog 模块设计的全开源数据集》 / OpenRTLSet: A Fully Open-Source Dataset for Large Language Model-based Verilog Module Design

机构与任务：作者团队面向 Verilog 模块数据构建、自然语言描述配对、模型微调与评测。

核心贡献：论文公布超过 13.1 万个 Verilog 样本，来源包括 GitHub 代码、VHDL 转换和可综合 C/C++ 转换。样本规模之外，数据、模型和训练流程也一并开放，方便复现。

成熟度与边界：开放数据解决的是研究可见性和复现问题。企业 IP、内部编码规范、复杂 SoC 上下文和签核要求仍不在这套数据里。

开源：论文声明代码、数据和模型开放。

拓展阅读：arXiv 2606.10285｜麒芯说往期《》

EDA-Schema-V2：物理设计数据终于有了共同语言

论文：《数字物理设计机器学习的多模态 schema、开放数据与 benchmark》 / EDA-Schema-V2

机构与任务：Drexel University ICE Lab；统一描述综合、floorplan、placement、时钟网络和布线阶段的数据与 QoR。

核心贡献：数据集包含 7776 个设计实例、18 个基准电路和 4 个开放 PDK，规模超过 2.75 亿个门、7500 万条网络和 3600 万条时序路径。它还定义了 12 类时序、功耗、面积和布线预测任务。

成熟度与边界：公开数据便于横向比较，却无法覆盖商业工具、企业节点、私有库和真实项目约束。schema 可以统一表达，工具和工艺差异仍然存在。

开源：数据、schema 和基线公开。

拓展阅读：arXiv 2605.06952｜麒芯说往期《》

ChipLingo：懂知识之后，还得会用知识

论文：《面向 EDA 的大模型系统化训练框架》 / ChipLingo: A Systematic Training Framework for Large Language Models in EDA

机构与任务：Ickylin AI Team；面向 EDA 知识问答、领域预训练和 RAG 场景训练。

核心贡献：ChipLingo 把多源语料整理与 QA 增强、领域预训练、指令对齐和 RAG 场景训练串成三阶段流程。论文在内部 EDA-Bench 上报告，ChipLingo-8B 和 ChipLingo-32B 的准确率分别为 59.7% 和 70.02%。实验还观察到领域训练后模型对检索信息的利用程度可能下降，显式 RAG 场景训练可在当前设置下缓解这一问题。

成熟度与边界：EDA-Bench 尚在整理并计划公开，现阶段无法独立复核题目分布、评测器偏差和跨工具泛化。59.7% 与 70.02% 只代表论文内部 benchmark，不等同于 Agent 执行、工具调用或工程签核能力。

开源：EDA-Bench 计划公开，摘要页未确认模型与训练代码仓库。

拓展阅读：arXiv 2604.27415｜麒芯说往期《》

Benchmark 开始把 Agent 拉回现实

过去的硬件代码评测，很多还是短题、单文件和一次性生成。CVDP、PostEDA-Bench 与 Rule2DRC 把任务往工程现场推进：仓库依赖、真实工具、残余违规和多目标权衡开始进入考场。

CVDP 智能体评测：套上 Agent 也可能退步

论文：《探索 Verilog 代码生成的 Agentic 前沿》 / Exploring the Agentic Frontier of Verilog Code Generation

机构与任务：作者团队在 CVDP 上系统比较非 Agent 基线、简单 Agent 封装和结构化运行框架。

核心贡献：论文发现，给前沿模型简单套一层 Agent 框架可能降低表现；结构化工具接口和运行框架才有机会追平或超过优化过的非 Agent 基线。开源模型的差距还与崩溃率、工具输出理解能力有关。

成熟度与边界：结论受模型、prompt、工具暴露方式和任务分布影响。简单 Agent 封装出现退步，说明通用外壳不会自动转化为硬件工程能力；专用工具接口和运行框架仍有价值。

开源：论文提供硬件设计 Agent 运行框架。

拓展阅读：arXiv 2603.19347｜麒芯说往期《》

ChipCraftBrain：从 VerilogEval 走向更难的题

论文：《验证优先的多智能体 RTL 生成》 / ChipCraftBrain: Validation-First RTL Generation via Multi-Agent Orchestration

机构与任务：作者面向 VerilogEval、CVDP 与分层 RTL 生成进行评测。

核心贡献：系统组合符号算法、专业 Agent、知识检索和分层规格拆解。论文报告在 302 道 CVDP 非 Agent、非商业子集上平均 pass@1 达到 94.7%，并在一个 RISC-V SoC 案例中生成 8 个通过 lint 的模块。

成熟度与边界：302 道题只是 CVDP 子集；lint 通过和 689 行代码的 FPGA 案例不能外推为复杂 SoC 的验证与签核能力。论文结果仍属于预印本口径。

开源：论文摘要页未确认统一公开仓库。

拓展阅读：arXiv 2604.19856｜麒芯说往期《》

PostEDA-Bench：最后一英里把成功率打回原形

论文：《跨越电路设计最后一英里：面向 PPA 收敛与 DRC 修复的分层 benchmark》 / PostEDA-Bench

机构与任务：作者团队构建 145 个任务，覆盖合成 DRC、真实残余 DRC、单目标 PPA 和多目标 PPA。

核心贡献：论文报告，最好的 Agent 在 DRC-Reasoning 上成功率只有 36.66%，在 PPA-Multi 上只有 20.00%。视觉输入能帮助 DRC，PPA 多目标场景的主要瓶颈则是权衡能力。

成熟度与边界：这组数字暴露了 Agent 的短板，但不能直接映射到某一家芯片公司的项目效率。任务定义、工具链和评分方式仍决定结论范围。

开源：以论文项目页为准。

拓展阅读：arXiv 2605.06936｜麒芯说往期《》

Rule2DRC：别看脚本像不像，直接跑

论文：《用执行引导测试生成评测 DRC 脚本智能体》 / Rule2DRC

机构与任务：作者团队面向自然语言版图规则到 KLayout DRC 脚本的生成与调试。

核心贡献：benchmark 包含 1000 个规则到脚本任务和 13921 个评测版图。评分绕过代码文本相似度，直接执行脚本并比对违规输出。SplitTester 还会利用执行反馈生成区分性测试，用于选择候选脚本。

成熟度与边界：KLayout 任务很适合检验执行正确性，但它不能代表晶圆厂签核级 DRC 的完整规则、数据和流程。

开源：论文页面提供代码入口。

拓展阅读：arXiv 2605.15669｜麒芯说往期《》

RTL 生成开始处理“过程”

RTL 生成没有退场。研究问题从“多采几次，挑一个能过的答案”，逐步转向设计空间、结构图、中间奖励、模型内部信号和形式化细化。

RTLSeek：奖励模型去探索不同实现

论文：《用多阶段多样性强化学习增强 RTL 生成》 / RTLSeek

机构与任务：作者团队面向 RTL 正确性与实现多样性进行后训练。

核心贡献：方法把 EDA 反馈和专家规则放进多目标奖励调度，鼓励模型探索同一规格的不同 RTL 实现。

成熟度与边界：论文结果主要来自 RTLLM benchmark。多样性提高有助于搜索，却不自动保证综合质量、PPA 或复杂项目正确性。

开源：论文页面给出数据、代码和模型权重入口。

拓展阅读：arXiv 2603.27630｜麒芯说往期《》

VeriGraphi：先固定层次和接口，再写代码

论文：《面向大型硬件设计的分层 RTL 多智能体框架》 / VeriGraphi

机构与任务：作者团队面向多模块规格解析、结构建模和渐进式 RTL 生成。

核心贡献：系统先建立包含模块层次、端口、连线语义和依赖关系的知识图，再生成伪代码与可综合 RTL。结构骨架可以在代码生成前被检查。

成熟度与边界：评测包括 3 份规格文档和一个 RV32I 案例。样本数量仍小，距离企业级仓库、复杂 IP 和完整验证回归还有明显差距。

开源：未在摘要页确认独立仓库。

拓展阅读：arXiv 2604.14550｜麒芯说往期《》

StepPRM-RTL：奖励开始覆盖中间步骤

论文：《逐步过程奖励引导的大模型 RTL 微调》 / StepPRM-RTL

机构与任务：作者团队面向 Verilog/VHDL 的多步推理训练。

核心贡献：把标准答案拆成带解释和增量代码修改的步骤，用过程奖励模型评价中间轨迹，再通过搜索扩充训练路径。论文报告在指定功能正确性与推理指标上较已有方法提升超过 10%。

成熟度与边界：提升来自论文选定的数据集和指标。过程奖励本身也可能学到偏差，最终正确性仍要由编译、仿真或形式工具确认。

开源：未在摘要页确认公开实现。

拓展阅读：arXiv 2606.04246｜麒芯说往期《》

CASS-RTL：从模型内部找正确性信号

论文：《面向大模型 RTL 生成的正确性感知子空间引导》 / CASS-RTL

机构与任务：作者团队研究 LLM 注意力组件与 RTL 正确输出之间的关系。

核心贡献：方法寻找能区分正确与错误 RTL 的注意力头，构建低维正确性子空间，并在推理阶段轻量干预。论文报告在 VerilogEval 上 pass@1/5/10 提升 10%-20%，在 CVDP 上约提升 5%。

成熟度与边界：模型内部信号可以辅助生成，不能充当 golden reference。基础模型、任务分布和外部验证条件都会影响效果。

开源：未在摘要页确认独立仓库。

拓展阅读：arXiv 2606.05680｜麒芯说往期《》

逐步细化：把设计决策变成可检查步骤

论文：《基于大模型逐步细化的可解释、可验证硬件生成》 / Interpretable and Verifiable Hardware Generation with LLM-Driven Stepwise Refinement

机构与任务：作者团队把规格到 RTL 的过程拆成一组受形式规则约束的变换。

核心贡献：LLM Agent 逐步应用变换规则，把设计决策和硬件特性转成增量 RTL。步骤可以解释，也可以在形式方法支持下检查。

成熟度与边界：论文中的正确性保证依赖规则覆盖范围和问题假设。现实规格的歧义、跨模块约束和第三方 IP 不会因为逐步细化自动消失。

开源：未在摘要页确认独立仓库。

拓展阅读：arXiv 2606.19387｜麒芯说往期《》

验证从护栏变成了训练信号

LLM 写得越快，验证压力越大。形式 coverage、SVA、testbench 和仿真反馈正在反过来塑造数据筛选与模型生成。

Agentic coverage closure：让 Agent 追 coverage 缺口

论文：《面向形式验证 coverage 闭合的 Agentic AI》 / Agentic AI-based Coverage Closure for Formal Verification

机构与任务：作者团队用 LLM Agent 分析形式验证 coverage 报告、定位缺口并生成补充属性。

核心贡献：工作流把 coverage 缺口分析、属性生成和再验证串成迭代流程，论文报告在开放与内部设计上获得可测量的 coverage 改善。

成熟度与边界：coverage 上升不等于验证完备。属性质量、环境假设、不可达状态和误约束仍需要验证工程师判断。

开源：未在摘要页确认独立实现。

拓展阅读：arXiv 2603.03147｜麒芯说往期《》

ChatSVA：把长链任务拆给专业 Agent

论文：《通过任务专用大模型生成硬件验证 SVA》 / ChatSVA

机构与任务：作者团队将规格解析、特征生成、检查点生成和 SVA 生成拆成多阶段流程。

核心贡献：论文在 24 个 RTL 设计上报告 98.66% 语法通过率、96.12% 功能通过率和 82.50% 功能覆盖率，功能正确性较论文对比方法提升 33.3 个百分点。

成熟度与边界：24 个设计的结果不代表企业验证计划已经自动化。SVA 数量和 coverage 也不能替代断言意图、假设合理性与人工 review。

开源：论文页面给出在线服务入口。

拓展阅读：arXiv 2604.02811｜麒芯说往期《》

AgileAssert：把断言集中到关键功能信号

论文：《从广泛覆盖到目标化验证：关键功能信号驱动的 LLM 断言生成》 / AgileAssert

机构与任务：作者团队通过 RTL 语义图、关键信号评分和结构感知切片生成目标化断言。

核心贡献：论文报告断言数量平均减少 66.68%，输入 token 减少 64%，同时改善 coverage 指标；在变异测试中，错误检测率提高时，使用的断言数量平均减少 72.74%。

成熟度与边界：关键路径筛选本身可能漏掉低频但致命的边界场景。工业验证仍需覆盖计划、回归、形式验证和人工判断共同兜底。

开源：未在摘要页确认独立仓库。

拓展阅读：arXiv 2604.08932｜麒芯说往期《》

CoverAssert：coverage 不够，就把缺口喂回去

论文：《由功能 coverage 驱动的迭代式 LLM 断言生成》 / CoverAssert

机构与任务：作者团队把断言语义、语法结构与规格功能点对齐，再用 coverage 反馈指导补充生成。

核心贡献：4 个开源设计上，论文报告分支、语句和翻转 coverage 平均分别提升 9.57%、9.64% 和 15.69%。

成熟度与边界：这是 4 个设计上的平均结果。coverage 数字高并不保证属性没有误约束，也不证明所有功能意图都已被正确表达。

开源：未在摘要页确认独立仓库。

拓展阅读：arXiv 2604.06607｜麒芯说往期《》

Structured Testbench Generation：让 testbench 稳定下来

论文：《面向大模型 HDL 设计与验证数据整理的结构化 testbench 生成》

机构与任务：作者团队利用硬件设计结构生成确定性 testbench，并将仿真反馈用于数据筛选和测试时搜索。

核心贡献：论文报告，STG 作为直接验证工具比迭代式 LLM testbench flow 快 720 倍；作为数据筛选引擎，在单 CPU 核上快 11 倍、能耗低 127 倍。它还能降低错误 DUT 的 false-pass。

成熟度与边界：倍率来自论文规定的基线、硬件和任务设置，不能写成所有企业项目的通用提效。自动 testbench 仍可能继承规格缺口。

开源：模型公开。

拓展阅读：arXiv 2606.12983｜麒芯说往期《》

Agentic EDA 开始补执行层

Agent 能调用多少工具已经不够说明问题。进入 EDA flow 后，状态怎样保留、失败怎样恢复、经验怎样复用、仓库怎样隔离，都会直接影响系统能否长期工作。

The Dawn of Agentic EDA：先画清能力地图

论文：《Agentic EDA 的黎明：自主数字芯片设计综述》

机构与任务：跨机构作者团队梳理前端、后端、工具执行与可信度问题。

核心贡献：综述把 Agentic EDA 描述为受约束的神经符号优化问题，并用感知、认知和行动三层结构分析模型如何理解多模态设计信息、规划任务并调用确定性工具。

成熟度与边界：这张研究地图不能作为产品成熟度认证。综述引用的系统在任务规模、工具环境和验证层级上差异很大。

开源：综述论文，无独立实现。

拓展阅读：arXiv 2512.23189｜麒芯说往期《》

FluxEDA：状态、回滚和持续运行

论文：《面向有状态 Agentic EDA 的统一执行基础设施》 / FluxEDA

机构与任务：浙江大学团队面向商业后端工具的持续交互与多轮优化。

核心贡献：FluxEDA 用结构化网关连接异构 EDA 工具，保留持久后端实例和设计上下文。论文案例展示了 post-route timing ECO、标准单元子库优化中的状态复用、检查点和回滚。

成熟度与边界：两个商业后端案例证明基础设施方向可行，距离跨工具、跨版本、全流程的生产级平台仍有适配、运维和治理成本。

开源：未在摘要页确认完整公开实现。

拓展阅读：arXiv 2603.25243｜麒芯说往期《》

Trace2Skill：把执行轨迹变成可复用 Skill

论文：《面向长上下文 EDA Agent 的验证器引导 Skill 演化》 / Trace2Skill

机构与任务：作者团队面向 CVDP 中的仓库定位、编辑、验证和失败恢复。

核心贡献：系统从 Agent 执行轨迹中提取成功与失败模式，写成自然语言 Skill，再由评估、变异和筛选模块迭代优化。受控的验证器反馈提供功能观察，但不暴露隐藏测试和参考答案。

成熟度与边界：论文证明了 Skill 演化能帮助部分困难任务突破，摘要没有给出足以跨系统比较的统一通过率。经验是否能迁移到不同工具链，仍需更多验证。

开源：未在摘要页确认独立仓库。

拓展阅读：arXiv 2605.21810｜麒芯说往期《》

HORIZON：硬件任务进入仓库级演化

论文：《作为仓库级代码演化的 Agentic 硬件设计》 / Agentic Hardware Design as Repository-Level Code Evolution

机构与任务：Cunxi Yu 等作者面向跨文件、跨轮次的硬件代码仓库演化开展研究。

核心贡献：HORIZON 把领域知识、可执行评估器、接受条件和 Git 运行策略编译成项目包，让 Agent 在隔离 worktree 中持续修改、测试、记录和回放。论文报告在所用 ChipBench、RTLLM、Verilog-Eval 和 9 个 CVDP 类别上完成全部 benchmark。

成熟度与边界：作者主动说明，完成全部 benchmark 不代表硬件设计问题已经解决。企业仓库中的 IP 权限、依赖规模、回归成本和签核流程复杂得多。

开源：未在摘要页确认独立仓库。

拓展阅读：arXiv 2606.28279｜麒芯说往期《》

AI 开始改 EDA 工具本身

这一条路线最值得警惕，也最值得期待。Agent 的动作从调脚本参数进入综合和布线源码，评价标准必须同时覆盖编译、功能正确性和多套 benchmark 的 QoR。

Self-Evolved ABC：百万行代码库进入演化循环

论文：《EDA 工具自主演化：多智能体自演化 ABC》

机构与任务：作者团队面向开源逻辑综合系统 ABC 的源码级优化。

核心贡献：多个 Agent 针对 ABC 特定子组件提出代码修改，随后编译集成二进制、验证正确性，并在 ISCAS、VTR、EPFL、IWLS 等多套 benchmark 上评价 QoR。

成熟度与边界：论文展示的是开源 ABC 和公开基准上的自主改进。商业综合工具的代码结构、测试体系、责任边界和企业设计分布完全不同。

开源：以论文项目资料为准。

拓展阅读：arXiv 2604.15082｜麒芯说往期《》

GR-Evolve：为具体设计演化布线算法

论文：《通过大模型算法演化实现设计自适应全局布线》 / GR-Evolve

机构与任务：作者团队基于 OpenROAD 修改全局布线源码，并通过 QoR 反馈反复演化。

核心贡献：论文在 3 个工艺节点的 7 个基准设计上，报告详细布线后线长最高下降 8.72%。研究重点已经越过超参数，进入工具内部算法。

成熟度与边界：8.72% 是最高改善，不是平均收益。论文页面标明这是 ICCAD 2026 投稿长版，仍在评审。源码级修改还会带来维护、回归和可迁移性问题。

开源：论文基于 OpenROAD；独立实现以项目页为准。

拓展阅读：arXiv 2604.22234｜麒芯说往期《》

AgenticPD：后端优化需要阶段记忆

论文：《面向物理设计 QoR 优化的阶段感知 Agentic 框架》 / AgenticPD

机构与任务：作者团队面向物理设计跨阶段搜索、检查点复用和 post-route 评价。

核心贡献：Judge Agent 负责导航搜索，阶段专用 Agent 在局部阶段决策。系统可以从已有中间状态分支，不必每次从头跑完整流程，并把候选统一送到 post-route 阶段评价。

成熟度与边界：post-route 评价比早期代理指标更接近工程，却仍不等于完整 sign-off、流片和量产。阶段局部改善也可能在后续流程反转。

开源：未在摘要页确认独立仓库。

拓展阅读：arXiv 2607.04758｜麒芯说往期《》

模拟设计先给 LLM 戴上护栏

模拟电路对连续参数、拓扑、模型和仿真条件高度敏感。ACOF 与 ATLAS 都选择了克制路线：LLM 参与搜索和计划，物理约束与仿真器继续掌握裁决权。

ACOF：让 LLM 判断下一步搜哪里

论文：《Actor-Critic 优化框架能否改善模拟设计优化？》

机构与任务：作者团队面向模拟电路尺寸优化和高成本仿真搜索。

核心贡献：actor 提出下一轮值得搜索的区域，critic 检查设计合法性并调整方向，贝叶斯优化和仿真器负责实际评价。论文报告 top-10 FoM 相对最强基线平均提高 38.9%，优化遗憾值平均降低 24.7%。

成熟度与边界：结果来自测试电路和指定目标函数。它不能直接外推到版图后寄生、PVT、良率、硅后验证和量产设计。

开源：未在摘要页确认独立仓库。

拓展阅读：arXiv 2603.24714｜麒芯说往期《》

ATLAS：先把拓扑空间管住

论文：《迈向可靠的 AI 辅助模拟设计：面向 SAR ADC 生成的模板约束 LLM Agent》 / ATLAS

机构与任务：MIT 团队面向 SAR ADC 的规划、拓扑选择、参数化和迭代修改。

核心贡献：ATLAS 用专家模板限制可选拓扑和设计步骤，让 Agent 在受控空间中工作，并通过 SPICE 仿真验证生成电路。

成熟度与边界：论文把系统定位为概念验证。SPICE 原理图仿真通过不等于版图后、PVT、硅后或量产验证。

开源：未在摘要页确认独立仓库。

拓展阅读：arXiv 2607.14165｜麒芯说往期《》

26 篇论文给出的答案并不浪漫。

AI for EDA 没有沿着“一句话生成整颗芯片”的想象一路冲下去。研究者把大量精力花在更琐碎的地方：清理数据许可，整理语料，训练模型利用外部知识，定义 benchmark，接仿真器，读 coverage，保留工具状态，设置检查点，回滚失败动作，再把候选送到更靠后的流程阶段。

这些工作看起来慢，却更接近芯片研发的真实节奏。模型可以负责搜索、生成和执行，工具负责给出可重复的证据，工程师负责设定边界并承担最终签核责任。三者缺一块，Agentic EDA 都容易停在演示里。

下一阶段最值得看的，是谁能把数据、模型、企业知识、EDA flow、验证器和权限治理接成一条稳定链路。等这条链稳定跑起来，AI for EDA 才算从“会做题”走进研发现场。

作者：麒芯

免责声明：本文基于公开论文和项目资料整理，仅作技术与产业研究参考。本文不构成投资建议。

参考资料：

1.OpenRTLSet 作者团队 《OpenRTLSet: A Fully Open-Source Dataset for Large Language Model-based Verilog Module Design》

2.Pratik Shrestha 等 《EDA-Schema-V2》

3.Lei Li 等 《ChipLingo: A Systematic Training Framework for Large Language Models in EDA》

4.Patrick Yubeaton 等 《Exploring the Agentic Frontier of Verilog Code Generation》

5.Cagri Eryilmaz 《ChipCraftBrain》

6.Pengju Liu 等 《PostEDA-Bench》

7.Jinuk Kim 等 《Rule2DRC》

8.Xinyu Zhang 等 《RTLSeek》

9.Sazzadul Islam 等 《VeriGraphi》

10.Prashanth Vijayaraghavan 等 《StepPRM-RTL》

11.Mohammad Akyash 等 《CASS-RTL》

12.You Li 等 《Interpretable and Verifiable Hardware Generation with LLM-Driven Stepwise Refinement》

13.Sivaram Pothireddypalli 等 《Agentic AI-based Coverage Closure for Formal Verification》

14.Lik Tung Fu 等 《ChatSVA》

15.Yonghao Wang 等 《AgileAssert》

16.Yonghao Wang 等 《CoverAssert》

17.En-Ming Huang 等 《Structured Testbench Generation》

18.Zelin Zang 等 《The Dawn of Agentic EDA》

19.Zhengrui Chen 等 《FluxEDA》

20.Zijian Du、Nathaniel Pinckney 《Trace2Skill》

21.Cunxi Yu 等 《Agentic Hardware Design as Repository-Level Code Evolution》

22.Cunxi Yu、Haoxing Ren 《Autonomous Evolution of EDA Tools》

23.Taizun Jafri、Vidya A. Chhabria 《GR-Evolve》

24.Shuo Ren 等 《AgenticPD》

25.Sounak Dutta 等 《Can an Actor-Critic Optimization Framework Improve Analog Design Optimization?》

26.Dimple Vijay Kochar 等 《Towards Reliable AI-Assisted Analog Design》