北京
缩小芯片的竞赛里，藏着一个让工程师头疼了几十年的“电阻钉子”。
晶体管越做越小，但电流想从金属电极流进半导体时，总要在两者的交界面“堵车”——这就是接触电阻。它悄悄吃掉电能、放出废热，让芯片跑不快，也把尺寸红利一口一口吞掉。
韩国科学技术院（KAIST）材料科学与工程系的洪承范教授，与同校的金基范教授、成均馆大学的赵成范团队联手，亮出了一个不走寻常路的解法。他们干脆不要传统异质结，而是在同一块二硒化铂（PtSe₂）薄膜上，做出导电区和半导体区，让电荷从一个区滑进另一个区，不用再“过边境”。
为了让这一步站住脚，团队做了两件硬事：一是造出了无缝的“单一材料结”；二是在纳米尺度下直接“看见”电荷怎么流。他们用原子力显微镜的探针扫过表面，确认薄层端确实保持半导体特征，厚层端则呈半金属导电态，整条通道没有出现物理断裂。
PtSe₂之所以能这么干，是因为它的性子随厚度变脸。堆得越厚，它就越像金属，能送电；削得越薄，它就变回半导体，能控电。过去要不同材料搭档才能完成的事，现在依靠一种材料的厚度调控就能包揽，这直接绕开了传统金属-半导体接触的能量壁垒。
这项实验的意义不在实验室的炫技，而是给二维半导体指了一条“单片化”的出路。二维材料薄到只有几个原子层，理论上能把晶体管推进到硅基工艺难以触及的极限，但过去大家总担心，越薄的材料越难焊上低损耗的电极。这次演示等于表明：不用焊，电极和沟道可以“长”在同一个晶体里。
这样量产的逻辑一旦跑通，AI处理器、超低功耗器件和下一代逻辑芯片都能跟着变轻、变省电。毕竟，电流流过的地方越顺畅，芯片的每一纳米才不白做。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
