华为韬定律很牛逼，但为何让人高兴不起来？

01

你有没有注意过一件事：

你现在用的手机CPU，主频大概是3点几GHz。你五年前用的手机，主频也是3点几GHz。十年前的旗舰机，主频还是3点几GHz。

但为什么我们都觉得新手机比旧手机快了一大截？

这里面藏着整个芯片行业过去二十年最核心的秘密，也是理解华为韬定律的起点。

先从一个常识说起。

1965年，英特尔联合创始人戈登·摩尔发现了一个规律：集成电路上的晶体管数量，大约每隔18到24个月就会翻一番，而价格不变。

这就是大名鼎鼎的摩尔定律。

它背后的操作很简单粗暴：把晶体管做得越来越小，单位面积内塞进去的数量就越来越多，速度越来越快，成本越来越低。

这条逻辑支撑了整个互联网时代。PC变便宜了，手机变聪明了，云计算跑起来了——全都是顺着这条路走下来的。

但这条路，大约在2005年前后，出现了一道裂缝。

晶体管越做越小，有个隐含前提：电压也要跟着等比例下降，这样功耗才不会失控。这套理论叫"登纳德缩放定律"，是1974年IBM工程师登纳德提出来的。

问题是，到了某个物理极限，电压降不下去了。晶体管还在缩小，但电压没跟上，结果就是：功耗密度开始飙升，芯片越来越热。

这就是为什么你的CPU主频在3GHz附近卡了二十年——不是工程师不想做快，是做快了就要烧起来。

从那以后，芯片厂商换了一个思路：频率不卷了，加核心。双核、四核、八核、十六核……同时用更精密的工艺缩小晶体管面积，把更多核心塞进同样大小的芯片里。

这是一套将就的方案，但将就了二十年，直到7纳米制程之后，连这条路也开始失灵。

7nm之后，发生了什么？

继续把晶体管做小，投入越来越大，收益越来越小。

最先进节点的一块芯片，设计预算超过10亿美元。所需的极紫外光刻机（EUV），一台卖两亿美元，全球只有一家公司能造，就是荷兰的ASML。

更要命的是，即便你花了这些钱，每个晶体管的成本，在最前沿节点上已经不再随着制程推进而下降了——这意味着摩尔定律的经济学基础也开始动摇。

整个行业都意识到：几何缩微这条路，已经快到头了。

问题是：下一条路在哪里？

华为的答案是：换一把尺子。

2026年5月25日，华为半导体业务总裁何庭波在上海的IEEE国际电路系统研讨会上，提出了"韬（τ）定律"。

这个τ，是希腊字母，在电路里代表时间常数，发音"韬"，也是何庭波名字里那个字。

韬定律的核心主张，用一句话说就是：不再把晶体管面积作为衡量进步的单位，而是把"时间"——信号在整个系统里传播的时延——作为优化目标。

以前：把晶体管做小。

现在：把信号走完全程的时间压短。

这两条路，终点都是性能提升，但走法完全不同。

怎么压短时间？核心技术叫"逻辑折叠"——把原来平铺在同一层的电路，垂直堆叠起来，分层放置。

打个比方：

以前的芯片是平房，一层住满了就没地方住了。逻辑折叠是盖楼——同样的地基，往上盖三层四层，人均面积不变，但楼里的人互相走动的路变短了，效率就上来了。

效果如何？

在不依赖更先进制程的前提下，晶体管密度提升55%，功耗效率提升41%。这不是实验室数据，是已经装进了量产麒麟芯片里的数字。

何庭波还同步发布了一篇万字论文，把整套理论从单个晶体管到数据中心，跨越十二个数量级，用同一个τ打通了。

学界评价这是"登纳德缩放定律以来，首个在整个计算栈建立统一优化目标的缩放原理"。

听到这里，你大概觉得：这很牛啊，值得高兴一下。

确实牛。

但等我讲完接下来的故事，你就会明白，我为什么高兴不起来。

02

2020年5月15日，美国商务部宣布升级对华为的出口限制。

新规定的核心是：任何使用了美国技术的芯片制造商，给华为供货之前必须先获得美国政府的许可。

这一刀，直接切断了台积电和华为的合作。

四个月后，麒麟芯片宣告停产。何庭波在内部说了一句话，大意是：我们早有预料，也仓促应战。

那时候没有人知道，这场"仓促应战"，会打六年。

先说一件事：摩尔定律放缓，是整个行业的问题，不是华为一家的问题。台积电知道这个问题，英特尔知道，三星也知道。

他们的应对方式，是在继续推进几何缩微的同时，同步布局3D封装、先进封装技术——把芯片叠起来，让系统性能继续提升。

两条腿走路。

华为的处境是什么？

2020年之后，台积电最先进制程的大门关上了，华为只能用国内的成熟制程。几何缩微这条腿，基本废了。

两条腿走路的人，换成了一条腿跳。

韬定律，就是在这个处境下，把那条独腿练成了一条好腿。

现在我给你看一个数字。

2020年，华为发布麒麟9000芯片。那是最后一批用台积电5纳米制程制造的麒麟——顶级工艺，顶级性能，CPU最高频率3.13GHz。

然后制裁来了。

之后几年，华为被迫退回到国内成熟制程，主频一路下滑。性能不断落后于同期的苹果、高通旗舰。

2026年，何庭波在论文里披露了一个数字：采用逻辑折叠技术后，今年的麒麟CPU性能核心频率，回到了3.1GHz。

你细品一下这件事——六年。世界上最顶级的半导体设计团队之一，用了整整六年，回到了起点的频率。

这六年不是白过的。逻辑折叠是真实的技术突破，3D堆叠架构是真实的创新，381颗量产芯片是真实的积累。

但这六年的代价，一个数字就能说清楚：3.13→（下滑）→3.1。

那台积电、英伟达为什么没先提出韬定律？

这个问题很关键。

不是他们想不到——时延是芯片性能瓶颈这件事，学界早就在讨论。3D堆叠的概念，2001年东芝就开始做了。"把时间作为优化目标"，登纳德1974年的论文里，内在逻辑本来就在那里。

原因很简单：他们不需要。

台积电3纳米量产了，2纳米在路上，几何缩微这条路还有肉吃。你还能往前跑，干嘛要换跑法？

华为的处境是：前面的路堵死了。

没得选，才能真的想清楚另一条路该怎么走。

历史上这样的案例不少。以色列因为沙漠缺水，把滴灌技术做到了全球领先。日本战后资源匮乏，把精益生产做成了丰田模式。

约束，有时候真的是最好的老师——不是因为约束好，而是因为约束逼着你把一件事想透了，其他人没这个动力。

所以，韬定律是真的，不是PPT。

381颗量产芯片是证明。麒麟回到3.1GHz是证明。逻辑折叠55%的密度提升是证明。

被逼出来的，不代表不好。

但这里有一个问题，我憋着讲到现在——这条路，真的够用吗？

03

我们来算一笔账。

何庭波在论文里给出了一个目标：到2031年，基于韬定律的高端芯片，晶体管密度将达到1.4纳米制程的同等水平。

这是一个很有雄心的目标。从目前华为能用的成熟制程出发，到2031年走到1.4纳米当量——五年，跨越好几代工艺的性能差距，全靠3D堆叠和时间缩微来填。

听起来很厉害。

但我们同时问另一个问题：2031年，台积电在哪里？

台积电2纳米，2025年就已经量产了。1纳米节点，按照现有路线图，大概在2027到2028年前后。到2031年，他们大概率已经在研究埃米级工艺——也就是0点几纳米的东西。

所以这笔账算下来是：华为在追，对手也没停。

但这还不是最让人难受的地方。

最让人难受的是：台积电、英伟达，他们也在做3D堆叠。

英伟达的H100、H200、B系列芯片，用的是台积电的CoWoS先进封装技术——把HBM显存和计算芯片紧密堆叠在一起，大幅压缩数据搬运的时延。

台积电还有一套叫SoIC的3D芯片堆叠技术，英特尔有Foveros，三星有X-Cube。

这些技术，本质上和韬定律在做同一件事——把信号走的路变短，把时间压下来。

差别在哪？

他们是在3纳米、2纳米这样的先进制程基础上，再叠一套3D堆叠。两条腿走路，而且每条腿都比你长。

韬定律是在成熟制程上，用3D堆叠来弥补制程的差距。思路不错，执行扎实，但起跑线不同。

从二楼往上盖和从十楼往上盖，都叫"盖楼"，但到最后住进去的人，住的不是同一个高度。

这个差距，在AI算力上体现得最直接。

华为昇腾910B，目前国内AI训练的主力芯片，FP16精度算力约256 TFLOPS。

英伟达H100，2022年发布，FP16精度算力1979 TFLOPS。

差距大约是7到8倍。

有人说：华为在追，差距在缩小。没错。昇腾的每一代都在进步，这是真的。但英伟达也没在等——B100、B200接着出，GB200超级芯片接着出，算力数字每隔一年翻一番地往上走。

更关键的是：AI这场竞赛，不是等你准备好了再开始的。

国内的大模型公司，现在最大的焦虑是什么？算力。能买到的英伟达卡越来越少，昇腾的生态还在追赶，每多等一年，和全球顶尖水平的差距就可能不是在缩小，而是在别的地方被重新拉开。

韬定律描绘的是2031年的蓝图。但AI的竞争，是今天的事。

还有一件事，讨论韬定律的人很少提。

逻辑折叠的核心工艺，是混合键合——把两片芯片在极近距离对准、粘合，精度要达到微米级。

何庭波在论文里有个细节：麒麟2026采用的混合键合间距，是1.5微米。这个精度，需要什么样的设备来实现？

全球顶尖的先进封装设备，来自美国的应用材料（Applied Materials）、荷兰的贝西（Besi）、奥地利的EV Group，还有一些日德厂商。

这里我没有结论，只有一个问题：光刻机的故事，大家还记得吗？那个故事的起点，也只是一个"关键设备"。

这不是说先进封装设备一定会重演那个故事。但如果不提前想清楚，等问题来了再想，代价会很大。韬定律打开了一条路，但这条路上有没有新的关卡，值得认真去查。

最后还有一个问题。

韬定律是华为的。更准确地说，是华为海思这支队伍的——中国芯片设计能力最强的团队，没有之一，背后是二十年的积累。

但中国的半导体产业，不只是华为一家。

有多少国内芯片设计公司，有能力把逻辑折叠这套3D堆叠体系用起来？有多少封装厂，有能力做到1.5微米精度的混合键合？有多少EDA工具，能支撑这种跨层设计的仿真验证？

一个国家的半导体实力，不是由最顶尖的那一家决定的。

是由整个产业生态决定的。

华为证明了顶点在哪里。但顶点和地基之间，还有很长的路。

04

我想先说一件事，给这篇文章校个准。

前三章我一直在泼冷水。但我不是在说华为不行，也不是在说韬定律是假的。

我想说的，是另一件事：历史上，约束逼出来的技术，往往是真的。

1947年，贝尔实验室发明了晶体管。这个发明，改变了整个人类文明的走向。

但你知道吗？晶体管发明之后，整整二十年，它只是一个实验室里的东西。直到1957年，一群工程师从贝尔实验室出走，成立了仙童半导体；再到1968年，仙童的两个创始人又出走，成立了英特尔——整个硅谷的半导体生态，才真正建立起来。

晶体管是起点，生态是终点。

这两件事之间，隔了二十年，无数家公司，和整整一代工程师。

韬定律的意义，我认为应该这样理解：它不是中国半导体"赢了"的宣言。它是一个证明：在极端约束下，一支顶级工程师团队能走到哪里。

这两句话，听起来相似，但内涵差别很大。

前者是终点，后者是起点。

何庭波和她的团队，用六年时间、381颗芯片，把一条路趟出来了。这是真实的贡献，值得真实的尊重。但趟出来一条路，和这条路上跑满了车，是两回事。

韬定律需要的后续，不是一场庆功宴。

是封装厂、设备厂、EDA工具链、设计公司——整个产业链上的每一个环节，都要跟上来。

有一个问题，我觉得比"韬定律牛不牛"更值得问：如果华为明天消失了，中国的半导体产业，还剩下什么？

这个问题听起来很残忍，但它直指要害。

一个健康的半导体生态，不应该是一家公司撑着天。它应该是：有十家公司能设计顶级芯片，有三五家工厂能制造先进器件，有完整的设备和材料供应链，有自己的EDA工具，有源源不断从高校里出来的工程师。

任何一个环节，都不是靠一家公司的一个突破能解决的。

韬定律证明了顶点在哪里。但一个产业的真实能力，从来不是由它的顶点决定的，而是由它的平均水位决定的。

所以，为什么高兴不起来？

不是因为韬定律不好。

是因为韬定律这么好，但我们清楚地知道——它是被逼出来的，背后是六年的代价；它解决了"能不能造"，但没解决"够不够快"；它是华为的，还不是整个产业的；它打开了一条路，但这条路上还有新的关卡在等着。

知道这些，不是悲观；知道这些，是清醒。

1947年，晶体管在贝尔实验室诞生的那一天，没有人举国欢庆。那只是一个小小的技术突破，只有少数工程师知道它意味着什么。

二十年后，硅谷的灯亮了。韬定律，或许是中国半导体的1947年。

但1947年的意义，不是用来庆祝的，是用来问下一个问题的：接下来这二十年，我们怎么把生态建起来？

这才是真正的问题。

这不是一个胜利的故事。这是一个关于代价的故事，和一个关于起点的故事。代价，值得被记住。起点，值得被珍惜。

但它们都不是终点。

#我要上精选-全民写作大赛#​

​​