重磅！华为提出韬定律：时间换空间，芯片2031年或达1.4纳米水平

芯片行业，过去几十年最熟悉的一句话，就是摩尔定律。把晶体管越做越小，把更多晶体管塞进同样大小的芯片里，性能上去，功耗下降，成本摊薄。手机更快，电脑更强，AI训练更猛，背后都离不开这条路。

但现在，华为提出了一个新概念——韬定律。这个定律真正想解决的问题非常具体，先进制程越来越难，光刻越来越贵，芯片不能永远只靠缩小尺寸往前走。

5月25日，在上海举行的2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波发表主旨演讲，正式提出韬定律。相关论文，也由何庭波发表在中国科学院科技论文预发布平台ChinaXiv上[1]。

这不是简单发明一个新词，它背后指向的是一条新路线，从追逐几纳米，转向压缩时间。芯片不只看晶体管有多小，还要看信号跑得有多快，数据绕的路有多短，系统等待的时间有多低。

一、第一大亮点，把芯片竞争从空间拉到时间

传统芯片进步，核心动作是几何缩微。简单说，就是把房子越盖越小，把更多房间塞进同一块地。晶体管越小，单位面积内数量越多，芯片性能就能继续提升。

但这条路已经很挤了，到了7纳米、5纳米、3纳米之后，制造难度急剧上升，设计成本越来越高，良率、散热、功耗、互连延迟都在拖后腿。更关键的是，先进光刻设备本身也成了全球半导体竞争的核心门槛。

韬定律的思路变了，它提出用时间缩微替代单纯的几何缩微。这里的希腊字母τ，就是时间常数。芯片内部的信号传播、数据交换、存储访问、系统互联，都可以看成一个个等待时间。

等待越短，性能越高。这就像一座城市，以前只想着把楼盖得更密。现在发现，真正影响效率的，可能是路太绕、红绿灯太多、电梯太慢、跨区通勤太长。

韬定律要做的，就是缩短这些路。它不是说晶体管尺寸不重要，而是把尺寸缩小变成众多手段之一。真正的目标，是让信号更快到达，让数据更少搬家，让系统少等一秒是一秒，少等一纳秒也是胜利。这一下，竞争维度就被改写了。

二、第二大亮点，逻辑折叠缩短信号路径

韬定律最核心的技术抓手，叫逻辑折叠。传统芯片设计，就像在一张平面地图上排布电路。逻辑门、存储单元、模拟电路，全都在二维平面里铺开。两个单元隔得远，就要用更长的金属线连接。

线一长，问题就来了。电阻变大，电容变大，信号传播变慢，功耗也会上升。很多时候，芯片不是算不动，而是等数据、等信号、等互连。

逻辑折叠的思路，是把原来摊在平面上的一部分电路，折到垂直方向上。好比原来是摊大饼，现在开始盖楼。原来两个房间隔着几百米，现在上下楼就到。信号走线缩短，关键路径变短，芯片内部的时间常数也随之降低。

这件事的冲击在于，它并不完全依赖更先进的光刻节点。在制程工艺不变的条件下，如果通过结构重排、垂直堆叠、混合键合，把有效晶体管密度和信号效率做上去，芯片仍然可能获得代际提升。

华为方面披露，2026年秋季面世的新麒麟手机芯片，将率先采用逻辑折叠架构，相关性能会明显提升，这意味着韬定律是要进入真实产品。

三、第三大亮点，从器件到系统一起动

韬定律另一个关键，它覆盖器件、电路、芯片和系统多个层级。

器件层面，要降低晶体管和互连带来的电阻、电容影响。电路层面，要用逻辑折叠缩短关键路径。芯片层面，要把软件、架构和芯片一起设计。系统层面，要用新的互联方式降低通信时延。

在AI时代，大模型训练和推理，真正麻烦的不只是算力本身，还有数据搬运。参数要读，显存要喂，芯片之间还要通信。算得快，喂得慢，也会堵车。

这就是为什么先进封装、HBM、高速互联、芯粒、近存计算，都在变得越来越重要。大家都在解决同一个问题，怎样让数据少走弯路。

韬定律把这些问题放到同一个坐标系里，以后衡量芯片，不只是看单颗芯片理论峰值，也要看系统端到端时间。一个任务从发出到完成，用户到底等了多久，模型到底吞吐了多少，数据到底搬了多少次。这套思路，更适合AI时代。

四、第四大亮点，手机和AI都会受影响

韬定律最先落地的地方，很可能是手机芯片。原因在于手机空间极小，功耗极严，散热极难。它不像数据中心，可以堆很多卡、加很多风扇、接更强电源。手机芯片必须在几瓦功耗里，把性能、影像、通信、AI能力一起挤出来。

这就特别适合检验时间缩微，如果逻辑折叠能让关键路径变短，让主频提升，让能效改善，那么用户可能会直接感受到系统流畅度、影像处理、端侧AI和游戏性能的变化。

但更大的舞台，是AI芯片和数据中心。华为的昇腾芯片，本来就处在中国AI算力自主化的关键位置。美国对高端AI芯片出口限制持续存在，国内大模型企业需要替代方案。单颗芯片追赶很重要，但集群效率同样重要。

AI集群是几百块、几千块甚至更多加速卡一起工作，互联时延，内存访问，都会影响最终训练效率。韬定律如果能在系统层面压缩时间，就可能提升整个集群的有效算力。

五、第五大亮点，它给中国芯片提供新坐标

韬定律为什么会引发这么大关注？

因为它出现在一个特殊时间点，一边是全球先进制程继续推进，台积电、英特尔、三星都在冲击更先进节点，ASML的极紫外和光刻机、高数值孔径极紫外光刻机仍然是先进制造的重要工具。另一边，中国企业在先进光刻、EDA、材料、设备等环节仍面临外部限制。

如果只沿着传统路线跑，差距会被设备门槛不断放大。韬定律的价值，就在于它给出了一条绕不开制造、但不完全被制造锁死的路线。

它不等于不需要先进工艺，也不等于一夜之间反超。更准确地说，它是在现有约束下，把设计、封装、互联、架构、软件全部调动起来，尽可能压榨系统潜力。华为披露，过去六年已基于这一思路设计并量产381款芯片，覆盖多个行业需求。

华为还提出，到2031年，基于韬定律的高端芯片晶体管密度，有望达到1.4纳米制程的同等水平。当然，这里说的是等效密度，不是说已经直接掌握1.4纳米传统制程。

六、后摩尔时代，芯片要怎么发展？

韬定律最有意思的地方，不是它宣布了一个神奇突破，而是它改变了提问方式。

过去的问题是，下一代能不能做到更小的纳米尺度？现在的问题变成了，能不能让一次计算更少等待，能不能让数据走更短的路，能不能让系统从芯片到集群都少浪费时间。这是一种芯片计算的时空观变化。

华为提出韬定律，等于在尝试画一张新地图。它未必马上取代摩尔定律，却给了中国半导体一个新的组织方式。中国芯片不能只被动等待，也不能只沿着别人定义的路线追赶。后摩尔时代，谁能定义新的衡量标准，谁就可能拥有新的主动权。

参考文献

[1] Tingbo He, A Time Scaling Theory for Multi-Layer Electronic Systems, ChinaXiv, 2026, DOI: 10.12074/202605.00224.