湖南
昨天，芯片圈又被华为刷屏了。不是手机，不是系统，而是一个新词——韬(τ)定律。
很多人第一反应是：摩尔定律还没搞明白呢，怎么又来了个新的？别急，咱们用盖房子打个比方，一听就懂。
过去几十年，芯片界一直按摩尔定律的套路走：晶体管像平房一样铺在地上，想多塞点晶体管，就得把每个晶体管做小。从10nm缩到7nm，再缩到5nm、3nm，这叫“微缩工艺”。每缩小一步，同面积下晶体管密度就翻一倍，性能也往上翻。
但这个玩法有个硬门槛：到了5nm以下，必须用EUV光刻机。而EUV光刻机，偏偏被卡了脖子。
华为这次提出的韬定律，换了个思路——不拼命缩小晶体管了，而是把平房改成楼房。晶体管可以往上堆叠，一层变两层，两层变三层。同样的7nm工艺，原来只能放100万个晶体管，现在叠两层就能放200万个，性能直接翻倍。
按照华为公布的数据，在固定制程下，这种“逻辑折叠”技术能让晶体管密度阶段性提升55%，能效提升41%。首款采用这项技术的，将是今年秋季发布的麒麟芯片。用等效7nm的成熟工艺，晶体管密度能达到238MTr/mm²——注意，这可是3nm才有的水平。
更让人吃惊的是后面的数字：到2031年，用同样的7nm工艺，通过逻辑折叠，晶体管密度能做到400+MTr/mm²，主频跑到5.0GHz。换算一下，相当于现在的1.4nm甚至更高。
也就是说，在不使用EUV光刻机的前提下，这条路能一直走到等效1.4nm。
消息一出，很多人觉得EUV光刻机要凉了。毕竟美国这些年卡脖子，主要就是卡EUV。现在华为绕过去了，那卡住还有啥意义？
但冷静下来想一想，事情没那么简单。这里藏着两个疑问。
第一个数字：散热。晶体管叠起来像盖高楼，楼越高，热量越难散。AMD以前搞过类似的3D堆叠技术，结果发热量大得离谱，CPU得配大风扇、水冷才能压住。手机芯片里可没有风扇，要是发热严重，性能再强也用不上。这个问题怎么解决，目前还没有明确的说法。
第二个数字：对手也能用。你想到的逻辑折叠，台积电、三星难道想不到吗？他们本来就有1.4nm的先进工艺，再叠上两层，那就不叫1.4nm了，直接奔着0.7nm、0.5nm去了。这样一来，差距不仅没缩小，反而可能拉得更大。
所以，韬定律的出现，确实给国产芯片提供了一条不用EUV也能往前走的路，这是好事。但它不是万能药，散热问题、对手的同步升级问题，都是绕不开的坎。
先让子弹飞一会儿吧。今年秋天，第一颗用上这项技术的麒麟芯片就会亮相，到时候是骡子是马，拉出来遛遛就知道了。
特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
