芯片ESD封神之作！IEEE 会士30年实战心法终出中文版：《ESD设计与综合》创芯大讲堂首发！

◆编辑推荐◆

随着半导体工艺持续迭代、芯片集成度不断提升，静电放电（ESD）已成为威胁集成电路可靠性与成品率的关键隐患，其对芯片造成的击穿、闩锁、性能衰减乃至永久性失效，直接影响产品良率、成本与市场竞争力，是半导体设计、制造、封装测试全流程中必须重点防控的核心问题。

扫描右边上方二维码67折读书

本书作者Steven H.Voldman博士是ESD领域首位IEEE会士，拥有近30年IBM、台积电等顶尖芯片企业实战经验，手握210余项美国专利，是ESD与闩锁防护领域的公认权威，本书正是其经典著作《ESD: Design and Synthesis》的中文翻译版。本书以贴近工程实操的独特脉络，系统传授半导体芯片ESD设计的核心方法，摒弃传统讲解模式，聚焦版图布局、电源轨网络、信号引脚解决方案等关键环节，兼具前沿理念与稀缺内容。书中收录DRAM、SRAM等多类芯片的真实实例，还补充了同类书籍未涉及的电源总线结构、保护环等核心话题，实用性极强。本书适合需要学习和参考ESD相关设计的工程师，以及微电子学、集成电路设计等专业的高年级本科生和研究生阅读。

本书特点如下：

1.权威作者，业界标杆:ESD领域首位IEEE会士Steven H.Voldman博士执笔，近30年顶尖芯片企业实战经验，拥有210余项美国专利，是ESD与闩锁防护领域公认权威。

2.实战思路，贴合工程：首创自顶向下的ESD设计脉络，从平面布局、电源网络到保护环形成完整流程，更贴近真实设计团队工作方法，实用性远超传统教材。

3.内容稀缺，填补空白：系统讲解同类书籍未深入的电源总线结构、保护环设计与全芯片版图集成，平衡设计综合、版图工程与校验全环节。

4.海量实例，覆盖全面：收录DRAM、SRAM、微处理器、图像处理芯片、混合电压/混合信号等大量真实芯片案例，可直接借鉴用于项目落地。 ◆关键词◆

半导体 芯片 集成电路 存储器 微处理器 ASIC CMOS 静电放电 ESD 闩锁

◆图书简介◆

本书是Steven H. Voldman博士所著的ESD: Design and Synthesis的中文翻译版。本书的目的在于教会读者半导体芯片上ESD设计的“艺术”。全书的线索按照如下顺序：版图布局、结构、电源轨及电源轨的ESD网络、ESD信号引脚解决方案、保护环还有一大批实现的实例。这条线索同其他已公开的大部分相关资料不同，但却更贴近实际团队在实现ESD设计过程中所采用的方法。除此之外，本书还介绍了当下处于热议的许多结构和概念。同时还展示了如DRAM、SRAM、图像处理芯片、微处理器、混合电压到混合信号应用，以及版图布局等实例。最后，本书还介绍了其他资料中尚未讨论过的话题，包括电源总线结构、保护环、版图布局。

本书适合需要学习和参考ESD相关设计的工程师，或需要学习ESD相关知识的微电子学和集成电路设计等专业高年级本科生和研究生阅读。

◆ 目录：◆

出版说明

作者简介

译者序

原书前言

原书致谢

第1章 ESD设计综合

1.1 ESD设计综合与系统结构流程 001

1.1.1 自顶向下的ESD设计 001

1.1.2 自底向上的ESD设计 002

1.1.3 自顶向下的ESD设计—存储器芯片 003

1.1.4 自顶向下的ESD设计—ASIC设计系统 003

1.2 ESD设计—信号通路和备用电流通路 004

1.3 ESD电路和原理图结构思想 005

1.3.1 理想的ESD网络和直流电流-电压设计窗口 006

1.3.2 ESD设计窗口 006

1.3.3 频域设计窗口下的理想ESD网络 008

1.4 半导体芯片和ESD设计方案的映射 010

1.4.1 半导体制造商之间的映射 010

1.4.2 ESD设计在不同工艺之间的映射 011

1.4.3 从双极工艺向CMOS工艺的映射 012

1.4.4 从数字CMOS工艺向数模混合CMOS工艺的映射 013

1.4.5 从体硅CMOS工艺向绝缘衬底上的硅（SOI）工艺的映射 013

1.4.6 ESD设计—由CMOS向RF CMOS工艺的映射 014

1.5 ESD芯片结构和ESD测试标准 015

1.6 ESD测试 015

1.6.1 ESD质量鉴定测试 016

1.6.2 ESD测试模型 016

1.6.3 ESD特性测试 017

1.6.4 TLP测试 017

1.7 ESD芯片结构和ESD备用电流通路 018

1.7.1 ESD电路、I/O和核心 018

1.7.2 ESD信号引脚电路 019

1.7.3 ESD电源钳位网络 020

1.7.4 ESD轨间电路 021

1.7.5 ESD设计和噪声 022

1.7.6 内部信号通路的ESD网络 023

1.7.7 跨区域ESD网络 023

1.8 ESD网络、顺序和芯片结构 024

1.9 ESD设计综合—无闩锁的ESD网络 025

1.10 ESD设计思想—器件之间的缓冲 027

1.11 ESD设计思想—器件之间的镇流 028

1.12 ESD设计思想—器件内部的镇流 029

1.13 ESD设计思想—分布式负载技术 029

1.14 ESD设计思想—虚设电路 030

1.15 ESD设计思想—电源去耦 031

1.16 ESD设计思想—反馈环去耦 031

1.17 ESD版图和布局相关的思想 032

1.17.1 设计对称 032

1.17.2 设计分段 033

1.17.3 ESD设计思想—利用空白空间 034

1.17.4 ESD设计综合—跨芯片线宽偏差（ACLV） 034

1.17.5 ESD设计思想—虚设图形 036

1.17.6 ESD设计思想—虚设掩膜 036

1.17.7 ESD设计思想—邻接 037

1.18 ESD设计思想—模拟电路技术 038

1.19 ESD设计思想—引线键合 038

1.20 设计规则 038

1.20.1 ESD设计规则检查（DRC） 039

1.20.2 ESD版图和原理图（LVS） 039

1.20.3 电学电阻检查（ERC） 039

1.21 总结和结束语 040

习题 040

参考文献 041

第2章 ESD架构和平面布局

2.1 ESD平面布局设计 046

2.2 外围I/O设计 047

2.2.1 焊盘限制的外围I/O设计结构 047

2.2.2 焊盘限制的外围I/O设计结构—交错I/O 049

2.2.3 核心电路限制的外围I/O设计结构 049

2.3 在外围I/O设计结构中集成ESD电源钳位单元 050

2.3.1 外围I/O设计结构中在半导体芯片拐角处集成ESD电源钳位单元 050

2.3.2 在外围I/O设计结构中集成ESD电源钳位单元—电源焊盘 051

2.4 在外围I/O设计结构中集成ESD电源钳位单元—主/从ESD电源钳位单元系统 051

2.5 阵列I/O 053

2.5.1 阵列I/O—片外驱动模块 053

2.5.2 阵列I/O四位组结构 054

2.5.3 阵列I/O成对结构 055

2.5.4 阵列I/O—全分布式 056

2.6 ESD架构—虚设总线结构 058

2.6.1 ESD架构—虚设VDD总线 059

2.6.2 ESD架构—虚设接地（VSS）总线 059

2.7 本地电压电源供给结构 060

2.8 混合电压结构 061

2.8.1 混合电压结构—单电源供给 061

2.8.2 混合电压结构—双电源供给 063

2.9 混合信号结构 064

2.9.1 混合信号结构—二极管 065

2.9.2 混合信号结构—CMOS 066

2.10 混合系统结构—数字和模拟CMOS 066

2.10.1 数字和模拟CMOS结构 066

2.10.2 数字和模拟平面布局—模拟电路布局 068

2.11 混合信号结构—数字、模拟和RF结构 069

2.12 总结和结束语 070

习题 071

参考文献 072

第3章 ESD电源网络设计

3.1 ESD电源网络 074

3.1.1 ESD电源网络—ESD设计关键参数 074

3.1.2 ESD和备用通路—ESD电源网络电阻的作用 074

3.2 半导体芯片阻抗 077

3.3 互连失效和动态导通电阻 078

3.3.1 互连动态导通电阻 078

3.3.2 钛/铝/钛互连失效 079

3.3.3 铜互连失效 081

3.3.4 互连材料的熔点 082

3.4 互连连线和通孔指南 082

3.4.1 针对人体模型（HBM）ESD事件的互连连线和通孔指南 083

3.4.2 针对机器模型（MM）ESD事件的互连连线和通孔指南 084

3.4.3 针对充电设备模型（CDM）ESD事件的互连连线和通孔指南 084

3.4.4 针对人体金属模型（HMM）和IEC 61000-4-2 ESD事件的互连连线和通孔指南 084

3.4.5 连线和通孔的ESD指标 085

3.5 ESD电源网络电阻 085

3.5.1 电源网络设计—ESD电源网络输入电阻 086

3.5.2 ESD输入到电源网络连接—沿ESD总线的电阻 087

3.5.3 电源网络设计—ESD电源钳位到电源网络电阻评估 087

3.5.4 电源网络设计—电阻评估 089

3.5.5 电源网络设计分布表示 091

3.6 电源网络版图设计 093

3.6.1 电源网络设计—电源网络的开槽 093

3.6.2 电源网络设计—电源网络的分割 094

3.6.3 电源网络设计—芯片边角 094

3.6.4 电源网络设计—金属层堆叠 095

3.6.5 电源网络设计—连线槽和编织状电源总线设计 096

3.7 ESD规格电源网络的注意事项 096

3.7.1 充电设备模型标准电源网络和互连设计注意事项 097

3.7.2 人体金属模型与IEC标准电源网络和互连设计注意事项 097

3.8 电源网络设计综合—ESD设计规则检验方法 098

3.8.1 电源网络设计分析—应用ESD虚拟设计级的ESD DRC方法 098

3.8.2 电源网络设计综合—应用ESD互连参数化单元的ESD DRC方法 099

3.9 总结和结束语 102

习题 102

参考文献 103

第4章 ESD电源钳位

4.1 ESD电源钳位 106

4.1.1 ESD电源钳位的分类 106

4.1.2 ESD电源钳位的设计综合—关键设计参数 107

4.2 ESD电源钳位的设计综合 108

4.2.1 瞬时响应频率触发元件及ESD频率窗口 108

4.2.2 ESD电源钳位频率设计窗口 109

4.2.3 ESD电源钳位的设计综合—电压触发的ESD触发元件 109

4.3 ESD电源钳位设计综合—ESD电压钳位分流元件 110

4.3.1 ESD电源钳位触发条件与分流单元失效 111

4.3.2 ESD钳位元件—宽度缩放 112

4.3.3 ESD钳位元件—导通电阻 112

4.3.4 ESD钳位元件—安全工作区域 113

4.4 ESD电源钳位问题 113

4.4.1 ESD电源钳位问题—上电与断电 113

4.4.2 ESD电源钳位问题—误触发 113

4.4.3 ESD电源钳位问题—预充电 113

4.4.4 ESD电源钳位问题—充电延迟 114

4.5 ESD电源钳位设计 114

4.5.1 本地的电源供给RC触发MOSFET ESD电源钳位 114

4.5.2 非本地的电源供给RC触发MOSFET ESD电源钳位 115

4.5.3 改良的反相器级反馈的ESD电源钳位网络 115

4.5.4 ESD电源钳位设计综合—正向偏置触发的ESD电源钳位 117

4.5.5 ESD电源钳位设计综合—IEC 61000-4-2响应的ESD电源钳位 118

4.5.6 ESD电源钳位设计综合—对预充电与充电延迟不敏感的ESD电源钳位 118

4.6 ESD电源钳位设计综合—双极型ESD电源钳位 119

4.6.1 应用齐纳击穿触发元件的双极型ESD电源钳位 119

4.6.2 应用双极晶体管BVCEO击穿触发元件的双极型ESD电源钳位 120

4.6.3 应用BVCEO双极晶体管触发及可变触发串联二极管

网络的双极型ESD电源钳位 121

4.6.4 应用频率触发元件的双极型ESD电源钳位 121

4.7 ESD电源钳位主/从系统 122

4.8 总结和结束语 123

习题 123

参考文献 124

第5章 ESD信号引脚网络的设计与综合

5.1 ESD信号引脚结构 127

5.1.1 ESD信号引脚网络的分类 127

5.1.2 ESD信号器件的ESD设计综合—关键设计参数 129

5.2 ESD输入结构—ESD和引线键合焊盘布局 129

5.2.1 ESD和引线键合焊盘的布局与综合 130

5.2.2 引线键合焊盘间的ESD结构 130

5.2.3 分离I/O和引线键合焊盘 131

5.2.4 分离与焊盘相邻的ESD 132

5.2.5 ESD结构部分位于焊盘下方 134

5.2.6 ESD结构位于焊盘下方和焊盘之间 134

5.2.7 ESD电路和RF焊盘集成 135

5.2.8 引线键合焊盘下的RF ESD信号焊盘结构 138

5.3 ESD设计综合和MOSFET的布局 139

5.3.1 MOSFET关键设计参数 139

5.3.2 带有硅化物阻挡掩膜版的单个MOSFET 142

5.3.3 串联共源共栅MOSFET 143

5.3.4 三阱MOSFET 144

5.4 ESD二极管的设计综合和版图 144

5.4.1 ESD二极管的关键设计参数 145

5.4.2 双二极管网络的ESD设计综合 146

5.4.3 二极管串的ESD设计综合 147

5.4.4 背靠背二极管串的ESD设计综合 148

5.4.5 差分对ESD设计综合 148

5.5 SCR的ESD设计综合 151

5.5.1 单向SCR的ESD设计综合 152

5.5.2 双向SCR的ESD设计综合 154

5.5.3 SCR的ESD设计综合—外围触发元件 154

5.6 电阻的ESD设计综合和布局 155

5.6.1 多晶硅电阻设计布局 155

5.6.2 扩散电阻设计布局 155

5.6.3 p扩散电阻设计布局 156

5.6.4 n扩散电阻设计 157

5.6.5 埋置电阻 158

5.6.6 n阱电阻 159

5.7 电感的ESD设计综合 161

5.8 总结和结束语 162

习题 162

参考文献 164

第6章 保护环的设计与综合

6.1 保护环的设计与集成 166

6.2 保护环的特性 166

6.2.1 保护环的效率 167

6.2.2 保护环理论—广义双极晶体管的视角 168

6.2.3 保护环理论—逃逸概率的视角 168

6.2.4 保护环—注入效率 169

6.3 半导体芯片划片槽保护环 170

6.4 I/O到内核保护环 171

6.5 I/O到I/O保护环 172

6.6 I/O内部保护环 173

6.6.1 I/O单元内部保护环 173

6.6.2 ESD到I/O的片外驱动保护环 173

6.7 ESD信号引脚保护环 174

6.8 保护环元件库 176

6.8.1 n沟道MOSFET保护环 176

6.8.2 p沟道MOSFET保护环 179

6.8.3 RF保护环 181

6.9 混合信号电路保护环—数字到模拟 181

6.10 混合电压保护环—从高压到低压 182

6.11 无源和有源保护环 184

6.11.1 无源保护环 184

6.11.2 有源保护环 184

6.12 槽隔离保护环 185

6.13 硅通孔保护环 187

6.14 保护环DRC 188

6.14.1 内部闩锁和保护环设计规则 189

6.14.2 外部闩锁保护环设计规则 189

6.15 保护环和计算机辅助设计方法 190

6.15.1 内置的保护环 190

6.15.2 p-cell保护环 190

6.15.3 保护环p-cell的SKILL代码 192

6.15.4 保护环电阻计算机辅助设计检查 198

6.15.5 保护环调整的后处理方法 199

6.16 总结和结束语 200

习题 200

参考文献 202

第7章 ESD全芯片设计—集成与结构

7.1 设计综合与集成 206

7.2 数字设计 206

7.3 定制设计和标准单元设计 206

7.4 存储器ESD设计 207

7.4.1 DRAM设计 207

7.4.2 SRAM设计 211

7.4.3 非挥发性RAM ESD设计 212

7.5 微处理器ESD设计 213

7.5.1 具有5~3.3V接口的3.3V微处理器 213

7.5.2 具有5~2.5V接口的2.5V微处理器 215

7.5.3 具有3.3~1.8V接口的1.8V微处理器 215

7.6 专用集成电路（ASIC） 216

7.6.1 ASIC ESD设计 216

7.6.2 ASIC设计门阵列标准单元I/O 216

7.6.3 多电源轨ASIC设计系统 217

7.6.4 具有电压岛的ASIC设计系统 218

7.7 CMOS图像处理芯片设计 219

7.7.1 长/窄标准单元的CMOS图像处理芯片设计 220

7.7.2 短/宽标准单元的CMOS图像处理芯片设计 220

7.8 混合信号结构 221

7.8.1 混合信号结构—数字和模拟 222

7.8.2 混合信号结构—数字、模拟和RF 222

7.9 总结和结束语 224

习题 224

参考文献 225

扫描右边上方二维码67折读书

◆ 前言：◆

《ESD设计与综合》一书主要面向芯片的“架构师”、负责版图布局的首席工程师、电路设计人员、版图设计人员、ESD工程师以及计算机辅助设计（CAD）的集成团队。在本书中，将会在设计综合、设计集成、版图工程和设计检查校验之间寻求平衡。

本书的第一个目的是介绍芯片ESD设计的“艺术”。

第二个目的是展示一套用来提供半导体芯片ESD保护的逐步方法。本书的流程主要包含平面布局、结构、电源轨、电源轨的ESD网络、ESD信号引脚解决方案、保护环以及一些应用实例。这套流程和其他大部分书籍所介绍的方法将会有很大的不同，但却更符合现实中设计团队处理ESD问题所采用的流程。

第三个目的是向读者介绍现今不断出现的结构和思想。书中将展示DRAM、SRAM、图像处理芯片、微处理器、混合电压到混合信号应用及布局等实例。

第四个目的是介绍其他ESD书籍中没有讨论过的话题。这些话题包含电源总线结构、保护环和版图布局。对于许多ESD工程师和电路设计者来说，这些都是基本常识；但对其他人来说却并非如此。因此本书的很大一部分内容将介绍版图排布、布局和集成。

本书涵盖以下内容：

1）第1章简要介绍了ESD设计的一些关键词及基础知识。在这一章中，从版图、电路，到设计规则验证等各方面介绍ESD的思想。为帮助读者从一个更广阔的视角来审视ESD设计综合，本章为读者提供了一个思想的“采样器”。ESD设计综合从最小的接触孔，延伸到全芯片的集成。有了这样的认识，读者将可以了解到半导体设计中ESD设计准则所涵盖的范围。

作为后续章节的基础，本章内容主要按照“自顶向下”的ESD设计方式排列。首先从版图布局开始，依次介绍了总线结构、ESD电源钳位、ESD输入电路以及保护环。最后，以更多的版图布局以及设计集成实例作为结尾。在之前的大部分介绍ESD的书籍中，大多重点介绍“自底向上”的ESD设计方式；而在现实的半导体设计中，大多遵从的是“自顶向下”的设计方式。

2）第2章主要讨论芯片的结构。在这一章中，讨论重点主要集中在ESD结构以及布局的思想上。这里主要介绍了“外围I/O”和“阵列I/O”的结构，并且介绍了它们在全芯片的设计集成中是如何影响不同结构单元的位置的。本章主要探讨本地电压、混合电压以及混合信号的芯片集成。

3）第3章主要讨论了电源网络的设计。这一章中继续讨论关于全芯片的ESD设计综合。本章主要集中在互连连线、电源网络的版图以及设计本身。本章主要介绍了互连连线的鲁棒性、互连连线失效以及全芯片ESD设计综合的主要方法。同时本章还讨论了ESD电源钳位的集成问题。该问题将会延续到下一章。

4）第4章主要介绍了电源域和电源焊盘上的ESD电源钳位。本章讨论ESD电源钳位电路。同时还讨论ESD电源钳位电路，ESD电源钳位的分类、关键参数，以及一些特殊的设计。经过本章的学习，读者将可以更加清晰地认识到ESD电源钳位同半导体芯片的集成方式。

5）第5章主要集中介绍了ESD信号焊盘网络。本部分讨论ESD信号引脚的器件版图及其与键合点的集成。同时涵盖ESD信号引脚的分类、关键参数以及特殊的设计。本章重点介绍了ESD设计与焊盘的集成，包括从与焊盘相邻的结构，到部分或全部在焊盘下的结构。内容涉及所有类型排布方式和方向的权衡。本章重点是器件版图和集成。

6）第6章主要介绍了保护环和保护环的集成。在这一章中，从密封环开始，到有效区域、标准单元至标准单元、内部单元，再到下层的独立器件，向读者介绍了一种用于半导体芯片保护环“自顶向下”的设计综合方式。另外还介绍了一种“自底向上”的设计方式，从独立器件开始，到其在全芯片上的应用。这里还会展示一些特殊的结构和实例，来说明如何进一步完成区域和器件的隔离。最后提供一个小实验，来展示利用两种器件的全芯片实现来进行保护环设计综合的可能性。

7）第7章提供了许多不同芯片版图布局和结构的例子。在这一章中，重点集中在全芯片实现中设计综合的例子上，提供DRAM、SRAM、微处理器、混合电压、混合信号和RF运用领域的实例。作为ESD设计综合的一部分，版图对于ESD和CMOS闩锁设计来说都是成功的关键因素。通过这些实例会使读者了解ESD全芯片集成中的一些难题。结合本章及前6章的知识，读者将能够更好地理解在任意半导体芯片结构中进行全芯片ESD设计的策略。

本书是ESD系列书籍中的一本。为了使读者建立起ESD保护方面更好的知识体系，推荐大家阅读其他ESD和闩锁的相关书籍。我们希望本书能够涵盖目前ESD设计综合的趋势和方向。

希望读者能享受本书以及ESD设计综合相关的主题。

Steven H. Voldman博士

IEEE会士

◆ 序言：◆

随着半导体行业的持续发展与工艺的不断革新，静电放电（ESD）对于集成电路与半导体器件的损伤已经引起工程技术人员的强烈关注。在研究需要以及ESD保护领域发展的趋势下，也为了推动中国在静电保护领域的发展，使国内更多的设计人员与高等院校学子了解静电保护领域，在机械工业出版社的大力支持下，由电子科技大学在静电保护方向长期从事一线研究的教师们组织、领导并鼓励一群对ESD保护领域充满兴趣的学生完成了本书的翻译工作，将一本静电保护领域的设计参考书籍奉献给读者。

本书既可作为高等院校微电子相关专业本科生及相关方向研究生教材，也可作为相关领域工程技术人员的参考资料。

参加本书翻译工作的人员有电子科技大学微固学院静电保护研究中心的刘俊杰教授、刘志伟教授、刘继芝教授，何林峰、缪家斌、梁巍、张国彦、纪长志、刘毅、董艾华同学，以及华中科技大学邹雪城教授和雷鑑铭教授。

鉴于译者水平有限，书中难免存在不足和疏漏之处，敬请广大读者批评指正和谅解，在此表示衷心的感谢！

译 者

◆ 作者简介：◆

Steven H. Voldman博士由于在CMOS、SOI和SiGe工艺下的静电放电（ESD）保护方面所作出的贡献，而成为ESD领域的第一位IEEE会士。

他于1979年在布法罗大学获得了工程学学士学位；并于1981年在麻省理工学院（MIT）获得了电子工程硕士学位；以后又在MIT获得第二个电子工程学位（工程硕士学位）；1986年他在IBM的驻地研究员计划下从佛蒙特大学获得了工程物理学硕士学位，并于1991年从该校获得了电子工程博士学位。

他在IBM开发团队工作已达25年，主要致力于半导体器件物理、器件设计和可靠性［如软失效率（SER）、热电子、漏电机制、闩锁和ESD］的研究工作。Voldman博士参与闩锁技术的研发已有27年之久。他的工作主要针对用于双极型SRAM、CMOS DRAM、CMOS逻辑、SOI、BiCMOS、SiGe、RF CMOS、RF SOI、智能电源和图像处理技术中的工艺和电路设计的研究。在2008年，他成为奇梦达DRAM开发团队的一员，从事70nm、58nm和48nm CMOS工艺的研究。同年，他成立了一个公司，并作为台积电45nm ESD和闩锁开发团队的一部分在其总部中国台湾省新竹市工作。目前他作为ESD和闩锁研发的高级首席工程师效力于Intersil公司。他在ESD和CMOS闩锁领域获得了210余项美国专利。

◆ 译者简介：◆

刘志伟，电子科技大学教授、博士生导师，于2010年8月获得美国中佛罗里达大学电子工程专业博士学位，主要开展芯片上静电保护器件设计与仿真、系统级静电防护以及先进半导体器件建模等方向研究工作。在ESD防护器件方面有着15年的研究经验，曾经在ADI、Intersil等知名公司工作或实习，所开发的ESD保护方案在多家半导体公司的芯片上大规模生产。获得美国授权专利2项，中国国家发明专利12项，研究成果在IEEE相关期刊上发表论文70余篇。

扫描右边上方二维码67折读书

创芯大讲堂芯片课程汇总