HBM正在重塑芯片

公众号记得加星标⭐️，第一时间看推送不会错过。

人工智能（AI）存储器的出口格局正在迅速重塑。随着AI芯片关键组件——高带宽存储器（HBM）出口的激增，曾经占据绝对主导地位的对中国半导体出口的依赖已显著下降。尤其值得一提的是，随着HBM出口到台湾并进行封装加工的模式逐渐形成，台湾的出口份额已增长至总出口额的30%，与中国的出口份额基本持平。

据韩国国际贸易协会3月3日发布的数据显示，去年韩国存储半导体产品出口总额达946.13亿美元，其中对华出口额为309.9亿美元，占总额的32.7%。与曾经高达70%的对华半导体出口份额相比，如今这一比例已大幅下降。自2018年以来，韩国对华存储半导体出口份额在过去五年中一直维持在50%左右，但预计到2024年将降至30%左右。

相比之下，对台出口则大幅增长。去年，对台存储半导体出口额达到270.76亿美元，较上年的144.6亿美元增长87.2%。相应地，台湾在存储半导体出口总额中的份额上升至28.6%，较上年增长14.1个百分点。值得注意的是，台湾与存储半导体出口最大目的地中国大陆之间的差距已显著缩小。

对中国存储半导体的依赖正在下降，而人工智能存储的收入结构日益凸显。这一变化主要归功于SK海力士向英伟达(NVIDIA)销售的HBM芯片数量增加。统计数据显示，HBM芯片的出口目的地是台湾而非美国。它在台湾台积电(TSMC)完成封装和后端工艺后，最终交付给位于美国的英伟达。事实上，2020年存储半导体对台湾的出口份额仅为6%左右，但预计到2024年将飙升至14.5%。

出口额也大幅增长，从2023年的约30亿美元增至2024年的144.6亿美元，去年更是达到270.76亿美元。因此，存储器出口目的地排名也从之前的中国大陆第一、香港第二调整为中国大陆第一、台湾第二。

分析人士指出，随着对中国市场的依赖性降低，以及出口目的地向美国、台湾、越南等国家和地区多元化发展，韩国存储器出口格局正在经历结构性转变。这种对中国市场依赖性降低和出口目的地多元化的趋势，预计从长远来看将对韩国半导体产业产生积极影响。

这一趋势短期内可能会持续。韩国国际经济政策研究院副研究员金赫正预测：“随着人工智能芯片需求的持续增长，向台湾台积电供应HBM的模式将会加强。”他还补充道：“对台湾的出口量甚至有可能超过对中国大陆的出口量。”

美国对华半导体设备出口管制似乎也产生了影响。三星电子位于西安（陕西省）的NAND工厂、SK海力士位于无锡（江苏省）的DRAM工厂以及大连（辽宁省）的NAND工厂此前均获得美国政府授予的“最终用户认证”（VEU）资格，允许它们无需单独申请许可证即可进口美国制造的设备。然而，自特朗普第二任期上台以来，这些中国子公司的VEU资格已被撤销，进口设备需要单独申请许可证。

副研究员金指出：“从统计数据来看，陕西、江苏等主要生产基地的设备进口比过去更加断断续续。”他补充说：“由于新设备进口不活跃，中国工厂的产能（CAPA）有可能自然而然地逐渐萎缩。”

HBM 4，新革命

三星电子和SK海力士正在下一代高带宽内存（HBM4）市场展开激烈的竞争，力图占据主导地位。HBM4已成为人工智能时代的核心基础设施，这场竞争不仅是三星和SK争夺全球内存领导地位的较量，也关乎韩国经济的未来。HBM4市场可能会显著影响两家公司对人工智能未来的愿景，其影响范围不仅涵盖下一代内存技术，还包括整个供应链。

SK海力士正在致力于高带宽存储器（HBM）封装技术的革新。该公司研发的这项技术无需进行重大工艺转型即可提升HBM的稳定性和性能，目前正在进行验证。

如果实现商业化，这项技术不仅有望达到英伟达要求的HBM4（第六代）的峰值性能，还能显著提升下一代产品的性能。因此，业界的目光都聚焦在这项技术的成败上。

据 ZDNet Korea 3 日的综合报道，SK 海力士正在寻求应用新的封装技术来提高 HBM 的性能。

HBM是一种存储器件，它将多个DRAM垂直堆叠，并通过硅通孔（TSV）连接起来。每个DRAM都通过微凸点键合。HBM4将首先以12层堆叠产品的形式实现商业化。

SK海力士现已开始HBM4的初步量产。由于HBM4的交付周期约为六个月（包括量产和供应所需的总时间），该公司在与NVIDIA完成官方质量测试之前，就积极地开始量产该产品。

HBM4 的供应不是问题，但是……难以达到最佳性能

业界长期以来一直关注SK海力士 HBM4的性能和稳定性。这是因为NVIDIA要求HBM4的最大性能（每引脚速度）达到11.7 Gbps，远远超过8 Gbps的原始产品标准，从而大大增加了开发的难度。

事实上，SK海力士的HBM4在集成AI加速器的2.5D封装测试中难以达到最佳性能。这导致其电路设计在今年年初才得以改进。 因此，与行业预期相比，其全面量产计划 有所延迟。

然而，根据行业报告，SK 海力士向英伟达供应 HBM4 出现重大中断的可能性目前非常低。

关键问题在于供应链。尽管英伟达对HBM4提出了很高的规格要求，但如果这种情况持续下去，其最新AI加速器Rubin在今年下半年可能会面临供应不足的问题。目前HBM4获得最积极反馈的三星电子，鉴于其良率以及目前在1C DRAM领域的投资状况，在短期内扩大供应也面临困难。

因此，业内人士普遍认为，英伟达很有可能会降低其最初提供的 HBM4 的性能要求，使其达到 10Gbps 的水平。

半导体分析公司Semianalysis最近报道称，“NVIDIA最初将Rubin芯片的总带宽目标设定为22 TB/s，但内存供应商似乎难以满足NVIDIA的要求”，并且“预计初始出货量将低于此，接近20 TB/s（相当于每个HBM4引脚10 Gbps）。”

一位半导体行业内部人士表示：“HBM供应链不仅仅关乎速度；它还考虑到良率和供应链稳定性等困难因素，因此SK海力士将供应最大数量的预期仍然成立。”他补充道：“然而，我们不能固步自封，因为我们也在不断努力改进，以实现最佳性能。”

一种旨在突破高能弹道导弹性能限制的新型武器正在研制中，目前处于验证阶段。

在这方面，SK海力士目前正在尝试引入一种新的包装方法，目标是将其应用于HBM4和下一代产品。

HBM4 面临的最大性能瓶颈是输入/输出 (I/O) 端口数量的增加。I/O 端口是数据传输和接收通道，HBM4 现在提供 2048 个 I/O 端口，比上一代产品增加了一倍。

然而，I/O数量翻倍会导致密集排列的I/O之间产生干扰。此外，电压问题也使得从底层逻辑芯片（位于HBM下方的控制器芯片）到顶层芯片的电力传输难以充分进行。

具体来说，SK海力士采用的是1b（第五代10nm级）DRAM，比其主要竞争对手三星电子的DRAM落后一代。其逻辑芯片也采用台积电的12nm工艺制造，导致其集成度低于三星电子（三星晶圆代工的4nm工艺）。因此，在技术上，它更容易受到I/O数量增加带来的问题的影响。

据报道，SK海力士正在开发一种新的封装方法来应对这些挑战。关键要素包括 ：增加芯片核心厚度和减小DRAM之间的间隙。

首先，部分上层DRAM的厚度将比以往增加。此前，为了满足HBM4封装规格（高度775微米），厂商采用减薄工艺将DRAM背面磨薄。然而，如果DRAM过薄，芯片性能可能会下降，或者更容易受到外部冲击而损坏。因此，SK海力士被认为旨在通过增加DRAM厚度来提升HBM4的稳定性。

此外，DRAM芯片之间的间距进一步缩小，在不增加整体封装厚度的情况下，提高了能效。由于每个DRAM芯片之间的距离更近，数据传输速度更快，到达DRAM顶层所需的功率也更低。

关键问题在于实现难度。随着DRAM芯片间隙的缩小，将MUF（模塑底部填充材料）可靠地注入间隙变得困难。MUF作为DRAM的保护和绝缘材料，如果填充不均匀并形成空隙，则可能导致芯片缺陷。

SK海力士开发了一种新的封装技术来解决这个问题。虽然具体细节尚未公开，但其核心理念是在无需重大工艺或设备变更的情况下，以稳定的良率缩小DRAM的良率差距。据报道，近期内部测试结果也令人满意。

如果SK海力士能够迅速将这项技术商业化，有望有效缩小HBM4及下一代DRAM产品的性能差距。但另一方面，这项技术在量产方面仍可能面临诸多挑战。

一位知情人士解释说：“SK海力士设计了一种新的封装方法来克服现有HBM的局限性，目前正在积极进行验证工作。”他补充说：“由于HBM的性能无需大规模设施投资即可得到提升，因此商业化后将产生显著的连锁反应。”

（来源：编译自businesskorea）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4335内容，欢迎关注。

加星标⭐️第一时间看推送

求推荐